[其他]半導(dǎo)體存貯器

在審

• 申請?zhí)枺?/td>: 101986000001206
• 申請日: 1986-02-26
• 公開（公告）號: CN86101206B
• 公開（公告）日: 1988-08-24
• 發(fā)明（設(shè)計(jì)）人: 柳澤一正
• 申請（專利權(quán)）人: 株式會社日立制作所
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會專利代理部
• 代理人: 姚珊

在此公開的是一個(gè)動態(tài)ＲＡＭ，其中刷新地址計(jì)數(shù)器每次完成許多步增量操作，通過利用（２ⁿ＋１）分頻制計(jì)數(shù)器電路最高有效位，將一個(gè)地址切換電路切換到存于地址存貯器電路中的特定刷新地址上去。借此，刷新那些數(shù)據(jù)保持時(shí)間比較短的存貯單元。

本發(fā)明涉及一個(gè)半導(dǎo)體存貯器，特別是涉及到用于象動態(tài)RAM（隨機(jī)存取存貯器）這樣的具有內(nèi)在刷新電路的存貯器時(shí)是有效的一種技術(shù)。

動態(tài)存貯器的存貯單元是由用于以電荷形式存貯數(shù)據(jù)的存貯電容和用于地址選擇的MOSFETs（金屬氧化物場效應(yīng)晶體管）構(gòu)成的。在半導(dǎo)體基片上形成的存貯單元之中，其電容器中所存貯的電荷由于漏電流等緣故隨著時(shí)間的增長是要減小的。因此，為了保持存貯在存貯單元中的數(shù)據(jù)的精確性，需要完成稱之謂刷新的操作。在完成這種刷新的操作之中，把存貯在存貯單元里的數(shù)據(jù)項(xiàng)在它消失之前進(jìn)行讀出，并且將讀出的數(shù)據(jù)項(xiàng)進(jìn)行放大，而后再把它寫入同樣的存貯單元之中去。譬如說，在雜志“電子技術(shù)（Denshi Gijutsu）”Vol.23，No.3，pp.30-33上描述的一種自動刷新電路即被認(rèn)為是一個(gè)用于64K位（bits）動態(tài)隨機(jī)存取存貯器RAM中的存貯單元的自動刷新系統(tǒng)。它的主要內(nèi)容是這樣的：在動態(tài)隨機(jī)存取存貯器RAM上安裝一個(gè)用于刷新控制的外端子，這個(gè)動態(tài)RAM具有自動刷新功能;因此，將一個(gè)予定電平的刷新控制信號REF加到該外部終端上，于是就把該動態(tài)隨機(jī)存取存貯器RAM中的許多存貯單元都自動進(jìn)行刷新了。并且由于其自身的刷新功能，就把該刷新信號REF保持在該予定電平上了，于是通過一個(gè)內(nèi)部定時(shí)電路的操作，對每一個(gè)固定的周期完成該刷新操作。

由于這種自動刷新電路使所有的存貯單元都在同一個(gè)周期內(nèi)經(jīng)受該刷新操作，因此考慮到其最壞的情況下，就得選擇大約2ms（毫秒）這么一個(gè)很短的刷新周期。該動態(tài)RAM在這樣的相當(dāng)短的時(shí)間間隔上繼續(xù)執(zhí)行刷新操作，因此在該動態(tài)隨機(jī)存取存貯器RAM上很大部分的功率消耗是歸結(jié)于該刷新操作的。

本發(fā)明人研究了存貯單元的數(shù)據(jù)保持時(shí)間，并且發(fā)現(xiàn)大多數(shù)存貯單元的數(shù)據(jù)保持時(shí)間長達(dá)大約400-1000ms（毫秒）之久，而只有有限的少數(shù)存貯單元因?yàn)檫^程故障等緣故而無規(guī)律地惡化到幾個(gè)毫秒。根據(jù)這個(gè)發(fā)現(xiàn)，本發(fā)明人想到使這些存貯單元的刷新周期互不相等，以與這些存貯單元的數(shù)據(jù)保持時(shí)間相對應(yīng)。

本發(fā)明的目的就是給出一個(gè)降低其功率消耗的例如象動態(tài)RAM這樣的半導(dǎo)體存貯器。

本發(fā)明的上述目的及其他目的和一些新穎的特征，從本說明書及其附圖的描述之中，將會是很清楚的。

本發(fā)明的主要特點(diǎn)簡單地概述如下。

一個(gè)刷新地址計(jì)數(shù)器，每次在許多操作步之中執(zhí)行一個(gè)加1操作，將一個(gè)多路轉(zhuǎn)換器切換到一個(gè)地址存貯電路中所保持的特定的一些刷新地址上去，因此對于刷新存貯單元來講，這些存貯單元的數(shù)據(jù)保持時(shí)間就變得次要了。

圖1是說明DRAM的電路圖，它是本發(fā)明的一個(gè)實(shí)施方案;

圖2是說明圖1的DRAM中刷新控制電路以及一個(gè)多路轉(zhuǎn)換器的一個(gè)實(shí)施方案的電路圖;

圖3是說明圖1的DRAM中一個(gè)地址存貯電路的實(shí)施方案的電路圖;

圖4是用于解釋圖1的DRAM的刷新操作的時(shí)序圖。

圖1表示按照本發(fā)明的動態(tài)RAM實(shí)施方案的電路圖。將圖中的各種電路元件通過已公知的生產(chǎn)CMOS（互補(bǔ)MOS）集成電路的工藝方法制作在單一的半導(dǎo)體基片上，例如單晶硅這樣的基片上。在以下的描述中，如果不特別注明的話，則MOSFEF（絕緣柵場效應(yīng)晶體管）就指的是N-溝道的MOSFET。在該圖中，每一個(gè)在其源極和漏極兩端加有一條直線的MOSFET，指的是P-溝道的MOSFET。