[其他]先行控制的數(shù)據(jù)處理系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 101985000009251
• 申請(qǐng)日: 1985-10-31
• 公開（公告）號(hào): CN85109251B
• 公開（公告）日: 1988-11-09
• 發(fā)明（設(shè)計(jì)）人: 平島通;漆原哲夫
• 申請(qǐng)（專利權(quán)）人: 富士通株式會(huì)社
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利代理部
• 代理人: 李勇

1、數(shù)據(jù)處理系統(tǒng)，至少包括一個(gè)主存貯器與一個(gè)中央控制器，中央控制器讀出存放在主存貯器內(nèi)的指令，并執(zhí)行這些讀出的指令;

主存貯器包括一個(gè)偶數(shù)存貯器體與一個(gè)奇數(shù)存貯器體，分別由偶數(shù)地址與奇數(shù)地址確定，這兩個(gè)存貯器體彼此獨(dú)立工作;

其特征在于：

主存貯器還包括一個(gè)偶數(shù)預(yù)取指令緩沖器與奇數(shù)預(yù)取指令緩沖器，分別與偶數(shù)存貯體與奇數(shù)存貯器配合工作;

在中央控制器發(fā)出取指請(qǐng)求（“IREQ”）之前主存貯器按序從偶數(shù)與奇數(shù)存貯器體讀出指令，并將這些讀出的指令存入相應(yīng)的預(yù)取指令緩沖器;

主存貯器在響應(yīng)中央控制器發(fā)出的取指請(qǐng)求（“IREQ”）時(shí)對(duì)偶數(shù)與奇數(shù)預(yù)取指令緩沖器進(jìn)行控制，使存放的預(yù)取指令交替地從偶數(shù)與奇數(shù)預(yù)取指令緩沖器產(chǎn)生，然后將它們送往中央控制器;

主存貯器還包括一個(gè)偶數(shù)監(jiān)測(cè)電路與一個(gè)奇數(shù)監(jiān)測(cè)電路，它的產(chǎn)生結(jié)果監(jiān)測(cè)信息，指示預(yù)取指令是否已經(jīng)分別預(yù)先存入相應(yīng)的預(yù)取指令緩沖器;

中央控制器每次當(dāng)指令序列發(fā)生中斷（例如地址跳步）時(shí)產(chǎn)生起動(dòng)指令預(yù)取信號(hào)（“IPST”），用以啟動(dòng)主存貯器中的預(yù)先讀數(shù)控制以及從存貯器體讀出的指令，起動(dòng)指令預(yù)取信號(hào)是在發(fā)出取指信號(hào)（“IREQ”）之前發(fā)出的;和

主存貯器由其中的存貯器控制邏輯電路控制，存貯器控制邏輯電路工作時(shí)根據(jù)監(jiān)測(cè)電路的結(jié)果監(jiān)測(cè)信息，完成從預(yù)取指令緩沖器預(yù)先讀取指令的操作，將這些讀出的指令存入預(yù)取指令寄存器，然后響應(yīng)發(fā)出的取指請(qǐng)求（“IREQ”）將已存好的預(yù)取指令從相應(yīng)的預(yù)取指令緩沖器送到中央控制器，主存貯器是自動(dòng)執(zhí)行指令讀取的。

2、權(quán)項(xiàng)1中提出的系統(tǒng)，其特征在于結(jié)果監(jiān)測(cè)信息一方面在主存貯器內(nèi)產(chǎn)生，用以控制指令預(yù)取操作，另一方面送給中央控制器，用以內(nèi)部控制。

3、權(quán)項(xiàng)1中提出的系統(tǒng)，其特征在于主存貯器工作時(shí)接收各種指令，包括操作數(shù)讀寫請(qǐng)求（“PREQ”），當(dāng)主存貯器接到操作數(shù)讀寫請(qǐng)求（“PREQ”）時(shí)，中央控制器在每次發(fā)出操作數(shù)讀/寫請(qǐng)求之前，先發(fā)出禁止指令預(yù)取信號(hào)（“INH”）。

4、權(quán)項(xiàng)3中提出的系統(tǒng)，其特征在于主存貯器由其中的存貯器控制邏輯電路控制，存貯器控制邏輯電路工作時(shí)接收禁止指令預(yù)取信號(hào)（“INH”），禁止預(yù)先讀出指令送往預(yù)取指令緩沖器。

5、權(quán)項(xiàng)1中提出的系統(tǒng)，其特征在于每個(gè)偶數(shù)與奇數(shù)預(yù)取指令緩沖器由一組多緩沖器組成，存貯器控制邏輯電路中有一個(gè)選擇控制電路，

選擇控制電路工作時(shí)，一方面決定要存放預(yù)取指令的多緩沖器中的某個(gè)緩沖器，另一方面決定存好的預(yù)取指令從多緩沖器中的哪一個(gè)緩沖器送往中央控制器。

6、權(quán)項(xiàng)1中提出的系統(tǒng)，其特征在于存貯器控制邏輯電路還包括一個(gè)偶數(shù)預(yù)取指令地址計(jì)數(shù)器與奇數(shù)預(yù)取指令地址計(jì)數(shù)器，每個(gè)預(yù)取指令地址計(jì)數(shù)器的內(nèi)容遞增，按序確定完成預(yù)先讀數(shù)操作所需的地址。