[其他]指令處理器

在審

• 申請?zhí)枺?/td>: 101985000002313
• 申請日: 1985-04-01
• 公開（公告）號: CN85102313B
• 公開（公告）日: 1988-05-04
• 發(fā)明（設(shè)計）人: 栗山和則;和田健一;小岡彰
• 申請（專利權(quán)）人: 株式會社日立制作所
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

給要求兩個或者更多操數(shù)的指令的每個操作數(shù)，分別提供地址計算加法器和緩沖存貯器。在翻譯指令的處理中，地址計算和對第一個、第二個操作數(shù)的取操作，實質(zhì)上是異步送行的。因而每幾個第二個操作數(shù)的每次取操作數(shù)所化的額外化費可以采用一組地址加法器獨立或同步完成地址計算和取數(shù)操作的方法來扣掉，而且，采用一個操作步驟能夠省掉用來從操作數(shù)緩沖四分離并得到一個字節(jié)的線路，在該操作步驟中，第一個操作數(shù)的一個字節(jié)取出并存入暫存存貯器中，這存貯器提供其中存貯的數(shù)據(jù)給地址加法器。

本發(fā)明涉及按照流水線控制執(zhí)行翻譯指令的指令處理器。

翻譯指令是一個有用的指令，例如，把擴充的二進制編碼的十進制交換碼（EBCDIK）翻譯成單個系統(tǒng)操作碼（ISO）。

圖1A描述了翻譯指令的指令格式。指令的0-7位構(gòu)成了操作碼（在下文中稱為OP碼）。字長部分包括8-15位表示第一個操作數(shù)的操作數(shù)長度;16-19位和20-31位分別表示第一個操作數(shù)的基址寄存器號碼和偏移量;而32-35位和36-47位分別表示第二個操作數(shù)的基址寄存器號碼和偏移量。第一個和第二個操作數(shù)的首地址是由把偏移量跟基址寄存器的內(nèi)容相加得到的。

一組數(shù)據(jù)項取自緩沖存貯器（圖2），這種存貯器將在以后說明，它是由利用第一個操作數(shù)的基址寄存器和偏移量而取得的首地址來確定的。這些取得的數(shù)據(jù)項被稱作變元字節(jié)，它們形成第一個操作數(shù)。第二個操作數(shù)的地址值被加到第一個操作數(shù)的各自的變元值上，以便從緩沖存貯器得到一組數(shù)據(jù)項（功能字節(jié)），緩沖存貯器是由上述描述的加法器的結(jié)果作為相應(yīng)的地址來確定的，因此用功能字節(jié)替換了存貯變元字節(jié)用的緩沖存貯器的存貯位置。

圖1B說明一組變元字節(jié)的地址A₁i（i＝1到L）和在翻譯指令執(zhí)行的前后存貯在緩沖存貯器中的數(shù)據(jù)值D₁i（i＝1到L）。例如，第i個變元字節(jié)的地址是從A_fi＝（B₁）+D₁+i-1得到的，而翻譯指令執(zhí)行前的D₁i值和執(zhí)行后的D₁i值可各自表示為D₁i＝OP₁i和D₁i′＝OP₂i。記號（B₁）表示由B₁指定的一寄存器的內(nèi)容（地址值）。

圖1C指出由變元字節(jié)值OP₁i（i＝1到L）加到各自第二個操作數(shù)地址值〔（B₂）+D₂〕而得到的數(shù)值和存貯數(shù)據(jù)的值（功能字節(jié)）即D₂i＝OP₂i（i＝1到L），它們是取自由加法的結(jié)果作為取出地址來規(guī)定的緩沖存儲器。

圖2是一個說明先有技術(shù)的指令處理器的結(jié)構(gòu)示意圖。圖3是在先有技術(shù)中的指令處理器中，指令執(zhí)行的處理流程。參看圖2，指令寄存器10是保持一個指令處于圖1A格式的狀態(tài)之中。為了選擇基址寄存器號碼B₁和B₂以及選擇偏移量D₁和D₂，圖2中的指令處理器還包括選擇器20和21。基址寄存器號碼B₁和偏移量D₁被選來對第一個操作數(shù)作地址計算，而基址寄存器號碼B₂和偏移量D₂被選來計算第二個操作數(shù)的地址。當(dāng)執(zhí)行第一個操作數(shù)的地址計算時，一個增量器11被提供來產(chǎn)生各個變元字節(jié)具有的常數(shù)。