[發明專利]安裝存儲裝置不受數量限制的寄存器和存儲模塊

有效

• 申請號: 02127186.0
• 申請日: 2002-07-30
• 公開（公告）號: CN1400514A
• 公開（公告）日: 2003-03-05
• 發明（設計）人: 西尾洋二;船場誠司;柴田佳世子;管野利夫;池田博明;飯塚拓夫;反町正之
• 申請（專利權）人: 爾必達存儲器股份有限公司;日立東部半導體株式會社;株式會社日立制作所
• 主分類號: G06F1/10
• 分類號: G06F1/10;G06F12/00
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 龔海軍

1、一種安裝在存儲模塊中的寄存器，該模塊包括多個存儲裝置，所述的寄存器接收一外部時鐘信號和一指令/地址信號，該信號由來自存儲模塊外邊的芯片組的多個連續值表示，并對所述的存儲裝置產生一內部指令/地址信號，所述的寄存器包括：

一延遲鎖定環路電路，用于接收所述的外部時鐘信號，調整延遲數量，并產生一內部時鐘信號；

第一鎖存裝置，用于根據所述的外部時鐘信號鎖存所述的指令/地址信號，并產生第一中間指令/地址信號；

第二鎖存裝置，用于根據所述的內部時鐘信號鎖存所述的第一中間指令/地址信號，并產生第二中間指令/地址信號；和

一輸出裝置，用于根據所述的第二中間指令/地址信號輸出所述的內部指令/地址信號。

2、一種根據權利要求1所述的寄存器，其中所述的外部時鐘信號的頻率不小于200MHz且不大于600MHz。

3、一種安裝在存儲模塊中的寄存器，該模塊包括多個存儲裝置，所述的寄存器接收一外部時鐘信號和一指令/地址信號，該信號由來自存儲模塊外邊的芯片組的多個連續值表示，并對所述的存儲裝置產生一內部指令/地址信號，所述的寄存器包括：

一延遲鎖定環路電路，用于接收所述的外部時鐘信號，調整延遲數量，并產生一內部時鐘信號；

比率轉換裝置，用于接收所述的指令/地址信號并產生第一和第二中間指令/地址信號，該中間信號的頻率是所述指令/地址信號頻率的一半，所述第一和第二中間指令/地址信號具有第奇數和第偶數指令/地址信號之一，所述的第二中間指令/地址信號具有另一個第奇數和第偶數指令/地址信號；

鎖存裝置，用于根據所述的內部時鐘信號鎖存所述的第一和第二中間指令/地址信號，并產生第三和第四中間指令/地址信號；

輸出裝置，用于通過所述內部時鐘信號的一半頻率來交替選擇所述的第三和第四中間指令/地址信號，并輸出所述的內部指令/地址信號。

4、一種根據權利要求3所述的寄存器，其中所述外部時鐘信號的頻率不小于200MHz且不大于600MHz。

5、一種根據權利要求3所述的寄存器，其中在所述第一中間指令/地址信號和所述第二中間指令/地址信號之間的相位差為所述的外部時鐘信號的一個周期。

6、一種根據權利要求3所述的寄存器，其中所述的比率轉換裝置包括：

一1/2分頻器，用于將所述的外部時鐘信號的頻率分為兩個頻帶并產生第一臨時外部時鐘信號，該信號的周期是所述外部時鐘信號的兩倍；

一連接到所述1/2分頻器上的附加延遲鎖定環路電路，用于控制所述的1/2分頻器相對于所述的第一臨時外部時鐘信號的延遲并產生第二臨時外部時鐘信號；

一連接到所述附加延遲鎖定環路電路上的第一預處理觸發器，用于根據所述的第二臨時外部時鐘信號鎖存所述的指令/地址信號，并產生所述的第一中間指令/地址信號；和

一連接到所述附加延遲鎖定環路電路上的第二預處理觸發器，用于根據所述的第二臨時外部時鐘信號的反相信號鎖存所述的指令/地址信號，并產生所述的第二中間指令/地址信號。

7、一種根據權利要求3所述的寄存器，其中所述的比率轉換裝置包括：

一1/2分頻器，用于將所述外部時鐘信號的頻率分為兩個頻帶并產生一臨時外部時鐘信號，該臨時外部信號的周期是所述外部時鐘信號的兩倍；

一連接到所述1/2分頻器上的第一預處理觸發器，用于根據所述的臨時外部時鐘信號鎖存所述的指令/地址信號，并產生所述的第一中間指令/地址信號；和

一連接到所述1/2分頻器上的第二預處理觸發器，用于根據所述的臨時外部時鐘信號的反相信號鎖存所述的指令/地址信號，并產生所述的第二中間指令/地址信號。

8、一種根據權利要求6所述的寄存器，其中所述的鎖存裝置包括：

一連接到所述延遲鎖定環路電路和第一預處理觸發器上的第一后處理觸發器，用于根據所述的內部時鐘信號鎖存所述的第一中間指令/地址信號，并輸出所述的第三中間指令/地址信號；和

一連接到所述附加延遲鎖定環路電路和第二預處理觸發器上的第二后處理觸發器，用于根據所述的內部時鐘信號鎖存所述的第二中間指令/地址信號，并輸出所述的第四中間指令/地址信號。