[發明專利]環形振蕩電路及延遲電路

有效

• 申請號: 02120305.9
• 申請日: 2002-05-21
• 公開（公告）號: CN1387314A
• 公開（公告）日: 2002-12-25
• 發明（設計）人: 神崎實
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: H03B5/12
• 分類號: H03B5/12
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 劉宗杰,葉愷東

技術領域

本發明涉及頻率可調式環形振蕩電路等環形振蕩電路及可調延遲電路等延遲電路，尤其是，涉及振蕩頻率對電源電壓的依賴性小的環形振蕩電路及延遲時間對電源電壓的依賴性小的延遲電路。

現有技術

圖5是表示現有的頻率可調式環形振蕩電路的一例的圖。在圖5中，Vin是用于控制振蕩頻率的控制電壓，Sout是振蕩輸出。

這種環形振蕩電路，將K個倒相電路U21、U22、…、U2K按環形連接。這里，K例如為3、5、7…等奇數。

在圖5中，除初級倒相電路U21以外的倒相電路U22、…、U2K，其內部結構省略，但都是由與初級倒相電路U21相同的電路構成。

倒相電路U21，如圖5所示，備有由P溝道MOS晶體管MP4及N溝道MOS晶體管MN4構成的CMOS倒相器IV1、起著該CMOS倒相器IV1的電流源作用的P溝道MOS晶體管MP3及N溝道MOS晶體管MN3。

如更詳細地說，則P溝道MOS晶體管MP4，其柵極端子與倒相電路U21的輸入端子(IN)連接，漏極端子與倒相電路U21的輸出端子(OUT)連接，源極端子通過P溝道MOS晶體管MP3連接于電源電位。N溝道MOS晶體管MN4，其柵極端子與倒相電路U21的輸入端子(IN)連接，漏極端子與倒相電路U21的輸出端子(OUT)連接，源極端子通過N溝道MOS晶體管MN3連接于接地電位。

起著CMOS倒相器IV1的電流源作用的P溝道MOS晶體管MP3及N溝道MOS晶體管MN3，構成為其電流值可由控制電壓Vin改變。以下，對其結構進行說明。

即，N溝道MOS晶體管MN1，形成源輸出器，并在電阻器R的兩端產生近似等于從控制電壓Vin減去MOS晶體管MN1的閾值電壓Vt后的電壓(Vin-Vt)。由此，在N溝道MOS晶體管MN1及P溝道MOS晶體管MP1內流過隨控制電壓Vin而變化的電流I1＝(Vin-Vt)/R。

P溝道MOS晶體管MP1和MP2，構成電流反射鏡。因此，在P溝道MOS晶體管MP2及N溝道MOS晶體管MN2內，也流過與電流I1相等的電流I2。進一步，P溝道MOS晶體管MP1和MP3、及N溝道MOS晶體管MN2和MN3，也構成電流反射鏡。因此，P溝道MOS晶體管MP3和N溝道MOS晶體管MN3，都構成輸出與電流I1相等的電流I3的電流源。

以下，說明圖5所示的現有的頻率可調式環形振蕩電路的動作的一例。

現當在倒相電路U21的輸入端子(IN)上輸入“L”(低)電平的電壓信號時，構成開關部的P溝道MOS晶體管MP4導通、N溝道MOS晶體管MN4截止，因而從輸出端子(OUT)輸出電流I3。相反，當在倒相電路U21的輸入端子(IN)上輸入“H”(高)電平的電壓信號時，P溝道MOS晶體管MP4截止、N溝道MOS晶體管MN4導通，因而通過輸出端子(OUT)吸入電流I3。

倒相電路U21的傳輸延遲時間τ，由以下的近似式表示。

τ＝C(Vdd/2)/I3…(1)

式中，C為倒相電路U21的輸出電容，Vdd為電源電壓。因此，圖5的頻率可調式環形振蕩電路的振蕩頻率f由下式給出。

f＝1/(2K·τ)＝I3/(K·C·Vdd)??…(2)

式中，K為倒相電路的連接個數。

因此，該環形振蕩電路，具有可以通過改變電流源的電流I3、即改變控制電壓Vin而改變振蕩頻率f的結構。

其次，圖6是表示現有的可調延遲電路的一例的圖。在圖6中，Sin是輸入信號，Sout是延遲輸出信號。

該延遲電路，如圖6所示，將K個倒相電路U22、…、U2K級聯連接。

圖中，該延遲電路，除了不將末級倒相電路U2K的輸出反饋到初級倒相電路U21這一點外，其他結構與圖5的頻率可調式環形振蕩電路完全相同。因此，這里，將其詳細的說明省略。

在由上述結構構成的延遲電路中，由于倒相電路U21的傳輸延遲時間τ由以上的式(1)給出，所以其延遲時間t如下式所示。

t＝K·τ＝K·C(Vdd/2)/I3…(3)

因此，該延遲電路，具有可以通過改變電流源的電流I3、即改變控制電壓Vin而改變延遲時間t的結構。

在現有的頻率可調式環形振蕩電路及可調延遲電路中，如上所述，各倒相電路的傳輸延遲時間τ是與電源電壓Vdd成正比的量。

其結果是，在頻率可調式環形振蕩電路中，振蕩頻率f以與電源電壓Vdd成反比的方式變化。而在可調延遲電路中，延遲時間t以與電源電壓Vdd成正比的方式變化。