[發(fā)明專利]集成電路裝置、電子裝置及集成電路裝置中的配置方法有效
| 申請?zhí)枺?/td> | 02120016.5 | 申請日: | 2002-05-10 |
| 公開(公告)號: | CN1385797A | 公開(公告)日: | 2002-12-18 |
| 發(fā)明(設(shè)計)人: | 笠原昌一郎;秋山千里;小松史和 | 申請(專利權(quán))人: | 精工愛普生株式會社 |
| 主分類號: | G06F13/00 | 分類號: | G06F13/00 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 劉宗杰,葉愷東 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 集成電路 裝置 電子 中的 配置 方法 | ||
背景技術(shù)
本發(fā)明涉及集成電路裝置、電子裝置及集成電路裝置中的配置方法。
近年來,作為連接個人計算機和外圍裝置(廣義地說,電子裝置)用的接口規(guī)格,注意力集中在USB(通用串行總線)上。該USB的優(yōu)點在于:能用同一規(guī)格的連接器連接迄今用各種規(guī)格的連接器連接的鼠標(biāo)器、鍵盤和打印機等外圍裝置,同時能實現(xiàn)所謂的插接和播放或熱插接。
另一方面,該USB的問題在于:同樣作為串行總線接口規(guī)格,與引人注目的IEEE1394相比,傳輸速度慢。
現(xiàn)在,所制定的USB2.0規(guī)格引人注目,該USB2.0規(guī)格既具有對現(xiàn)有的USB1.1規(guī)格的低位互換性,又能實現(xiàn)比USB1.1的速度格外高的480Mbps(HS模式)大小的數(shù)據(jù)傳輸速度。另外,還正在制定定義了關(guān)于USB2.0的物理層電路、以及邏輯層電路的一部分的接口規(guī)格的UTM1(USB2.0收發(fā)兩用宏單元接口)。
其次,在該USB2.0中,除了用現(xiàn)有的USB1.1定義的FS(全速)模式以外,還準(zhǔn)備了稱為HS(高速)模式的傳輸模式。在該HS模式中能用480Mbps進(jìn)行數(shù)據(jù)傳輸,所以與用12Mbps進(jìn)行數(shù)據(jù)傳輸?shù)腇S模式相比,能實現(xiàn)速度格外高的數(shù)據(jù)傳輸。因此,如果采用USB2.0,則能將最佳的接口提供給要求傳輸速度高的硬盤驅(qū)動器和光盤驅(qū)動器等存儲機器。
可是,在USB2.0中,有必要用比USB1.1格外高的速度收發(fā)振幅小的信號。因此,對處理該振幅小的信號的物理層的電路提出了高性能要求,在包含該物理層的電路的依據(jù)UTMI的宏單元(兆單元、宏模塊)中,希望用手工作業(yè)進(jìn)行單元配置和布線。
另一方面,SIE(串行接口引擎)和用戶邏輯等的邏輯層電路安排在包含依據(jù)UTMI的宏單元的集成電路裝置中,該邏輯層電路的結(jié)構(gòu)和規(guī)模隨著使用集成電路裝置的用戶的不同而不同。因此,在包含這樣的宏單元的集成電路裝置的設(shè)計和制造中,存在既要維持物理層上的電路的高性能,又必須適應(yīng)各種用戶的要求的技術(shù)課題。
發(fā)明的公開
本發(fā)明就是鑒于以上這樣的技術(shù)課題而完成的,其目的在于提供一種既能維持物理層的電路的高性能,又能安排各種結(jié)構(gòu)的上層的電路的集成電路裝置、使用它的電子裝置、以及集成電路裝置中的配置(布局)方法。
為了解決上述課題,本發(fā)明的集成電路裝置是一種包括多個宏單元的集成電路裝置,它包括:至少包含通過總線進(jìn)行數(shù)據(jù)傳輸?shù)乃┙o的接口規(guī)格的物理層的電路的第一宏單元;以及包含比上述物理層高的高位層的電路的第二宏單元,這樣配置上述第一宏單元,即上述第一宏單元的第一、第二邊交叉的部分的隅角部分位于集成電路裝置的隅角部分。
在本發(fā)明中,這樣配置第一宏單元,即包含物理層(例如最低位層)的電路的第一宏單元的隅角部分位于集成電路裝置的隅角部分(包括隅角部分大體一致的情況)。而且,包含比物理層高的高位層的電路的第二宏單元配置在例如與第一宏單元不同的配置區(qū)域中。如果這樣做,則既能維持第一宏單元包含的物理層的電路的高性能,又能將各種結(jié)構(gòu)的高位層電路作為第二宏單元安排在集成電路裝置中。
另外,第一宏單元中也可以包含高位層的電路的一部分。另外,集成電路裝置中也能包含第一、第二宏單元以外的宏單元。
另外,在本發(fā)明中,連接在上述所供給的接口規(guī)格的總線上的數(shù)據(jù)端子被配置在沿上述第一宏單元的上述第一邊配置的第一I/O區(qū)域中,生成通過上述數(shù)據(jù)端子的數(shù)據(jù)傳輸用的時鐘的電路的電源端子、以及時鐘端子兩方中的至少一方被配置在沿上述第一宏單元的上述第二邊配置的第二I/O區(qū)域中即可。
如果這樣做,則例如能利用從第二邊向第四邊輸入的時鐘,對從第一邊向第三邊流動的數(shù)據(jù)進(jìn)行取樣,能實現(xiàn)無浪費的合理的數(shù)據(jù)傳輸。
另外,在本發(fā)明中,也可以沿著與上述第一宏單元的上述第一邊相向的第三邊或與上述第二邊相向的第四邊兩方中的至少一方,設(shè)置了在上述第一、第二宏單元之間存取信號用的接口區(qū)域。
如果這樣做,則例如能容易地使在第一、第二宏單元之間存取的信號的延遲或收發(fā)時序處于適當(dāng)?shù)姆秶鷥?nèi)。
另外,在接口區(qū)域中也能包含將來自第一宏單元的信號傳輸給第二宏單元用的緩沖器、以及將來自第二宏單元的信號傳輸給第一宏單元用的緩沖器等。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于精工愛普生株式會社,未經(jīng)精工愛普生株式會社許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/02120016.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





