[發明專利]半導體器件及其制造方法

無效

• 申請號: 02118530.1
• 申請日: 2002-04-02
• 公開（公告）號: CN1384547A
• 公開（公告）日: 2002-12-11
• 發明（設計）人: 佐山弘和;西田征男;太田和伸;尾田秀一
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 欒本生,葉愷東

技術領域

本發明涉及一種半導體器件及其制造方法，特別是涉及CMOS晶體管及其制造方法。

背景技術

在形成將N溝道MOSFET(下面稱為NMOS晶體管)和P溝道MOSFET(下面稱為PMOS晶體管)組合后使用的CMOS(互補MOS)晶體管中，雖然形成NMOS晶體管和PMOS晶體管，但此時，有必要形成符合各自特性的柵極。

對于柵極長度為0.25-0.35微米的MOS晶體管，在NMOS晶體管中使用表面溝道型，在PMOS晶體管中使用埋置溝道型，對于兩種類型，都可使用在柵極中導入磷(P)作為雜質的多晶硅。

但是，采用在襯底內部形成溝道的埋置溝道型的PMOS晶體管中，難以細微化，迄今為止，通常采用在NMOS晶體管及PMOS晶體管中都使用表面溝道型、向NMOS晶體管的柵極中導入N型雜質作為雜質、向PMOS晶體管的柵極中導入P型雜質作為雜質的雙柵加工。相對于雙柵加工，將向任一個柵極中都導入相同種類的雜質的加工稱為單柵加工。

在雙柵加工中，形成未摻雜的多晶硅層作為柵極，在柵極注入工序或源極·漏極注入工序中進行雜質的注入。

但是，在表面溝道型中，在柵極絕緣膜的正下方形成溝道，所以可能由于強的垂直電場而降低載流子的遷移率。另外，因為電場強，所以在熱載流子應力下的可靠性或偏置溫度應力下的可靠性(NBTI：Negative?Bias?TemperatureInstability)明顯降低。

因此，在具有以較低電壓動作的低電壓部的晶體管和以較高電壓動作的高電壓部的晶體管這種動作電壓不同的多種晶體管的現有半導體器件中，多數情況下是犧牲高電壓部晶體管的性能和可靠性。

[現有實例1]

首先，用圖30-38來說明作為單柵加工的一個實例的具有CMOS晶體管70A和CMOS晶體管70B的半導體器件的制造方法。低電壓對應的CMOS晶體管70A和高電壓對應的CMOS晶體管70B的結構表示在說明最終工序的圖38中。

首先，如圖30所示，在硅襯底10的表面內選擇地形成元件分離絕緣膜20，規定形成低電壓NMOS晶體管和低電壓PMOS晶體管的低電壓NMOS區域LNR和低電壓PMOS區域LPR，同時，規定形成高電壓NMOS晶體管和高電壓PMOS晶體管的高電壓NMOS區域HNR和高電壓PMOS區域HPR。

對應于低電壓NMOS區域LNR和高電壓NMOS區域HNR，在硅襯底10的表面內形成包含P型雜質的P導線區域PW，對應于低電壓PMOS區域LPR和高電壓PMOS區域HPR，在硅襯底10的表面內形成包含N型雜質的N導線區域NW。在下面的說明中，將P導線區域PW和N導線區域NW一起簡稱為硅襯底。

另外，在硅襯底10上的低電壓NMOS區域LNR和低電壓PMOS區域LPR上的整個表面上形成由氧化硅膜等絕緣膜構成的柵極絕緣膜41。在硅襯底10上的高電壓NMOS區域HNR和高電壓PMOS區域HPR上的整個表面上形成由氧化硅膜等絕緣膜構成的柵極絕緣膜42。

這里，柵極絕緣膜41的厚度相對氧化硅膜的換算膜厚被設定為0.5-3nm左右，柵極絕緣膜42的厚度相對氧化硅膜的換算膜厚被設定為3-10nm左右。

在低電壓PMOS區域LPR和高電壓PMOS區域HPR中的硅襯底10的表面內，通過離子注入將P型雜質導入較低濃度(P^-)內，形成低濃度雜質層30。在圖30中表示如下狀態：通過照相平版印刷布圖，以抗蝕刻掩模R1來覆蓋高電壓PMOS區域HPR上部以外的區域，向高電壓PMOS區域HPR中離子注入P型雜質。通過相同的工序，向低電壓PMOS區域LPR中的硅襯底10的表面內導入P型雜質，形成低濃度雜質層30。

下面，在圖31所示的工序中，在硅襯底10的整個表面上配置非單晶硅膜50。該非單晶硅膜50由多晶硅膜或非晶硅膜形成，構成為包含P(磷)等N型雜質。

下面，在圖32所示的工序中，通過照相平版印刷來布圖非單晶硅膜50，在低電壓NMOS區域LNR和低電壓PMOS區域LPR中形成柵極，在高電壓NMOS區域HNR和高電壓PMOS區域HPR中形成柵極52。

下面，在圖33所示的工序中，在低電壓NMOS區域LNR中的硅襯底10的表面內，通過離子注入將P型雜質導入較低濃度(P^-)內，形成一對擴展層62。圖33表示如下狀態：通過照相平版印刷布圖，以抗蝕刻掩模R2來覆蓋低電壓PMOS區域LPR上部以外的區域，另外，將柵極51作為注入掩模，向低電壓PMOS區域LPR中離子注入P型雜質。