[發明專利]中心相位判定電路及其中心相位判定方法

無效

• 申請號: 02116155.0
• 申請日: 2002-04-19
• 公開（公告）號: CN1383286A
• 公開（公告）日: 2002-12-04
• 發明（設計）人: 伊澤一成;增子英克
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

技術領域

本發明涉及一種檢測和校正數據信號波形的紊亂，特別是判定適當的中心相位、并處理數據信號的中心相位判定電路及其中心相位判定方法。

背景技術

至今為止，有把輸入n相位串行數據的數據信號，經串并行變換，變換成多列(例如n列的)并行數據的技術。

該電路包括第1觸發器81、第2觸發器82和1/3分頻電路83。

在圖5的分頻電路的時序波形中，分別用①、②、③表示三種時鐘信號。

在現有的技術中，存在如以下所述的缺點。

如圖6的例所示，在現有的技術中，相對于時鐘信號在數據信號中產生抖動成分(波形的紊亂)的狀態下，會產生不確定區域的相位并有數據信號的誤讀或誤處理的危險。

如圖6所示，在第1觸發器81的輸出信號序列中，存在幾個相位不確定的區域，分頻電路82的分頻時鐘信號為相位①和③時，第2觸發器82的輸出成為不確定的相位。

發明內容

本發明提供一種相位校正電路、中心相位判定電路及其中心相位判定方法，其目的在于：解決所述現有技術中的缺點，通過檢測應讀取數據信號的適當的相位(以下稱為中心相位)，相對于時鐘信號即使在數據信號中產生抖動成分(波形的紊亂)的狀態下，也可以實現數據信號的正確處理。IN020354

為了達到所述目的，本發明的中心相位判定電路，判定輸入n(n為大于2的整數)相位串行數據的數據信號的中心相位，其特征在于，包括：通過多個輸出接口，輸出將所述數據信號串并行轉換為n倍周期的并行數據的串并行轉換電路；對分別由所述輸出接口所輸出的并行數據的相位進行比較，檢測相位不一致的相位比較電路；通過所述相位比較電路，對在每一個所述輸出接口的相位不一致的檢測次數進行計數的計數器；以及根據所述所計數的相位不一致的產生次數，判定所述中心相位的電路。

本發明2的中心相位判定電路，其特征在于，所述串并行轉換電路，在每一個所述數據信號的n倍周期內，分別由(n+1)個輸出接口，輸出將所述數據信號的各個周期的比特進行串并行轉換后的并行數據；所述相位比較電路，在所述輸出接口中，所述數據信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數據的相位，分別與所述數據信號的第i+1個周期所分配的輸出接口輸出的所述并行數據的相位進行比較，檢測相位不一致。

本發明3的中心相位判定電路，其特征在于，包括：判定由所述計數器所計數的相位不一致的產生次數，為最大值的所述輸出接口的最大判定電路；根據事先設定的、所述相位不一致的產生次數為最大值的輸出接口的組合，與把所輸出的并行數據的相位判定為所述中心相位的輸出接口之間的對應關系，判定所述中心相位的電路。

本發明4的校正電路，校正輸入n(n為大于2的整數)相位串行數據的數據信號的相位紊亂，其特征在于，包括：通過多個輸出接口，輸出將所述數據信號串并行轉換為n倍周期的并行數據的串并行轉換電路；對分別由所述輸出接口所輸出的并行數據的相位進行比較，檢測相位不一致的相位比較電路；通過所述相位比較電路，對在每一個所述輸出接口的相位不一致的檢測次數進行計數的計數器；以及根據所述所計數的相位不一致的產生次數，判定所述中心相位，并且根據所判定的所述中心相位，把所述串并行轉換的所述數據信號，轉換為正確周期的串行數據并輸出的電路。

本發明5的校正電路，其特征在于，所述串并行轉換電路，在每一IN020354個所述數據信號的n倍周期內，分別由(n+1)個輸出接口，輸出將所述數據信號的各個周期的比特進行串并行轉換后的并行數據；所述相位比較電路，在所述輸出接口中，所述數據信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數據的相位，分別與所述數據信號的第i+1個周期所分配的輸出接口輸出的所述并行數據的相位進行比較，檢測相位不一致。

本發明根據6的相位校正電路，其特征在于，包括：判定由所述計數器所計數的相位不一致的產生次數，為最大值的所述輸出接口的最大判定電路；根據事先設定的、所述相位不一致的產生次數為最大值的輸出接口的組合，與把所輸出的并行數據的相位判定為所述中心相位的輸出接口之間的對應關系，判定所述中心相位的電路。