[發明專利]半導體器件及其制造方法

無效

• 申請號: 02108726.1
• 申請日: 2002-03-29
• 公開（公告）號: CN1379480A
• 公開（公告）日: 2002-11-13
• 發明（設計）人: 小林源臣;野崎秀樹
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L21/331
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 羅亞川

1.一種半導體器件，它包含

具有第1導電型的第1基極層，所述第1基極層具有第1和第2表面并進一步具有高電阻；

具有第2導電型的在所述第1表面上的第2基極層；

具有所述第1導電型的在所述第2基極層中的發射極層；

通過在位于所述發射極層和所述第1基極層之間的所述第2基極層上面的柵極絕緣膜的柵極電極；

具有所述第1導電型并進一步具有高雜質濃度的在所述第2表面中形成的緩沖層；

由在所述緩沖層中的由SR分析得到的激活的第1導電型雜質濃度[cm^-2]/在所述緩沖層中的由SIMS分析得到的第1導電型雜質濃度[cm^-2]定義的第1激活率，該第1激活率為25％或更大；

具有所述第2導電型的在所述緩沖層中的集電極層；和

由在所述集電極層中的由SR分析得到的激活的第2導電型雜質濃度[cm^-2]/在所述集電極層中的由SIMS分析得到的第2導電型雜質濃度[cm^-2]定義的第2激活率，該第2激活率大于0％，等于或小于10％。

2.根據權利要求1的半導體器件，其中在位于從所述集電極層的表面2μm內的所述緩沖層中的第2導電型雜質的摻雜量為1×10¹⁵cm^-2或更大。

3.根據權利要求1的半導體器件，其中在從所述集電極層的表面2μm內形成的所述基極層中具有所述緩沖層。

4.根據權利要求3的半導體器件，其中在位于從所述集電極層的表面2μm內的所述緩沖層中的第2導電型雜質的摻雜量為1×10¹⁵cm^-2或更大。

5.一種制造半導體器件的方法，它包含：

制備具有第1導電型并具有第1和第2表面的第1基極層，所述第1基極層具有高電阻；

在第1基極層的所述第1表面上連續地沉積提供柵極絕緣膜的絕緣膜和提供柵極電極的導電膜；

連續地使所述導電膜和所述絕緣膜形成圖案，以便部分地露出所述第1表面；

用自對準在露出的第1表面中形成具有第2導電型的第2基極層；

在所述第2基極層中選擇地形成具有所述第1導電型的發射極層；

在所述發射極層上形成發射極電極；

將具有所述第1導電型的第1雜質離子注入所述第2表面；

用第1老煉激活所述第1雜質離子，以便在所述第2表面上形成具有高雜質濃度并具有所述第1導電型的緩沖層；將具有所述第2導電型的第2雜質離子注入所述緩沖層；和

用第2老煉激活所述第2雜質離子，以便在所述緩沖層中形成具有上述導電類型的集電極。

6.權利要求5的方法，其中：

由在所述緩沖層中的由SR分析得到的激活的第1導電型雜質濃度[cm^-2]/在所述緩沖層中的由SIMS分析得到的第1導電型雜質濃度[cm^-2]定義的第1激活率，該第1激活率為25％或更大；

由在所述集電極層中的由SR分析得到的激活的第2導電型雜質濃度[cm^-2]/在所述集電極層中的由SIMS分析得到的第2導電型雜質濃度[cm^-2]定義的第2激活率，該第2激活率大于0％，等于或小于10％。

7.權利要求5的方法，其中用于進行第2老煉的溫度低于進行第1老煉的溫度。

8.權利要求5的方法，其中進行第2老煉的溫度低于用于保持鈍化的質量的溫度。

9.權利要求5的方法，其中所述1是激光老煉，所述2是電爐老煉。

10.權利要求5的方法，其中以使所述的集電極為非晶的劑量將所述2雜質離子注入所述緩沖層。