[發(fā)明專利]電子電路的連接墊片裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 02102730.7
• 申請(qǐng)日: 2002-01-24
• 公開（公告）號(hào): CN1367493A
• 公開（公告）日: 2002-09-04
• 發(fā)明（設(shè)計(jì)）人: 瓊－杰奎斯·施米特;弗蘭克·尼考·利弗恩·奧皮特?fù)P德;文森特·瓊－瑪里·奧特弗·查里爾
• 申請(qǐng)（專利權(quán)）人: 阿爾卡塔爾公司
• 主分類號(hào): G11C29/00
• 分類號(hào): G11C29/00;H01L21/66;H01L23/50
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所
• 代理人: 羅亞川

本發(fā)明涉及一種包含與所述集成電路的至少一個(gè)連接墊片(pad)耦合的功能邏輯電路和閃速EEPROM的集成電路。

只在最近才在同一個(gè)集成電路上綜合兩個(gè)功能的，或“經(jīng)典的”，邏輯電路和閃速EEPROM。生產(chǎn)這種電子電路顯然需要已在圓片級(jí)別上對(duì)它們進(jìn)行檢測(cè)。為了這個(gè)目的，提供連接墊片形成可以接入測(cè)試的電路元件和實(shí)現(xiàn)與外部世界的連接。

在只包含功能邏輯電路的已知的集成電路的情形中，為了使組件上的連接數(shù)和引腳數(shù)最小一般在同一個(gè)墊片上混合測(cè)試信號(hào)和功能信號(hào)。連接墊片是一個(gè)用于在集成電路的測(cè)試階段進(jìn)行“探測(cè)”的長(zhǎng)方體。于是可以將它再用于與攜帶集成電路的芯片的一個(gè)外部引腳進(jìn)行“接合*bonding)”。

當(dāng)一塊芯片包含一個(gè)閃速EEPROM和一個(gè)功能邏輯電路兩者時(shí)，可能需要探測(cè)一個(gè)連接墊片3或4次：一般在鑄造時(shí)對(duì)一個(gè)閃速測(cè)試進(jìn)行2次，對(duì)一個(gè)數(shù)字測(cè)試儀進(jìn)行第3次，和對(duì)一個(gè)模擬測(cè)試儀進(jìn)行第4次。問(wèn)題在于為了保證良好的“易接合性”優(yōu)先地一個(gè)連接墊片只被探測(cè)2次。這意味著不再可能進(jìn)行第3次探測(cè)循環(huán)。

為了將探測(cè)限制在到連接墊片的2次接入，一個(gè)可能的解決方法是用一個(gè)也適合于進(jìn)行數(shù)字測(cè)試的模擬測(cè)試儀。雖然這樣一個(gè)模擬測(cè)試儀在技術(shù)上是已知的，但是這種測(cè)試解決方法相當(dāng)昂貴，特別是因?yàn)槟M測(cè)試儀的測(cè)試時(shí)間與專用的數(shù)字測(cè)試儀的測(cè)試時(shí)間比較是非常慢長(zhǎng)的。

本發(fā)明的一個(gè)目的是提供這樣一種包含功能邏輯電路和閃速EEPROM兩者的集成電路，而且可以考慮到成本和速度以最佳的方式實(shí)施對(duì)它的測(cè)試。

根據(jù)本發(fā)明，由于將若干個(gè)連接墊片安排在一個(gè)墊片裝置中和所述集成電路進(jìn)一步包含適用于將所述功能邏輯電路和所述閃速EEPROM耦合到所述墊片裝置的連接墊片的混合器件這樣一個(gè)事實(shí)，能夠達(dá)到這個(gè)目的。

在這種方式中，可以對(duì)構(gòu)成墊片裝置的每個(gè)連接墊片進(jìn)行2次探測(cè)。這樣，上面提到的對(duì)于閃速測(cè)試，數(shù)字測(cè)試和模擬測(cè)試的3次探測(cè)可以對(duì)一個(gè)只有兩個(gè)連接墊片的墊片裝置進(jìn)行，而沒(méi)有影響這些連接墊片的易接合性。

本發(fā)明的另一個(gè)具有特征的實(shí)施例是所述墊片裝置至少包含兩個(gè)相互電連接的交叉重疊的連接墊片。

通過(guò)減少墊片裝置中的兩個(gè)連接墊片之間的距離，避免了測(cè)量中的差異。這種差異例如可以由電場(chǎng)或任何其它的高頻信號(hào)產(chǎn)生。

本發(fā)明的又一個(gè)具有特征的實(shí)施例是所述的兩個(gè)交叉重疊的連接墊片具有基本上相同的設(shè)計(jì)。

這使得生產(chǎn)過(guò)程變得容易了。

在本發(fā)明的一個(gè)優(yōu)先實(shí)施例中，所述集成電路進(jìn)一步包含與所述功能邏輯電路耦合的第1組專用的連接墊片和與所述閃速EEPROM耦合的第2組專用的連接墊片。

一塊具有一個(gè)閃速EEPROM的芯片與需要的功能墊片的數(shù)目比較常常是相當(dāng)大的。閃速EEPROM增加磁芯的面積并減少外部墊片的數(shù)目。將閃速EEPROM集成進(jìn)來(lái)抑制了對(duì)外部閃速EEPROM(或存儲(chǔ)器)接口的需要。于是一般地對(duì)于附加的連接墊片具有足夠的空間。因此，可以用具有助通/助斷特性的專用墊片在探針級(jí)別上測(cè)試閃速。這個(gè)優(yōu)先解決方法的主要優(yōu)點(diǎn)是不需要設(shè)計(jì)特殊的連接墊片，只要用標(biāo)準(zhǔn)的連接墊片就可以了。

需要注意的是權(quán)利要求書中使用的術(shù)語(yǔ)“包含”不應(yīng)該解釋為限于后面列舉的裝置上。這樣，表示“一個(gè)器件包含裝置A和B”的范圍不應(yīng)限于只由裝置A和B組成的器件。這意味著對(duì)于本發(fā)明來(lái)說(shuō)，只是器件的相關(guān)部件為A和B。

通過(guò)接合附圖參照一個(gè)實(shí)施例的下述描述，本發(fā)明的上述及其他的目的和特點(diǎn)將變得更加明顯，而且也能最好地了解本發(fā)明本身，其中：

圖1表示根據(jù)本發(fā)明的集成電路IC1，它包含將功能邏輯電路和閃速EEPROM與連接墊片裝置耦合起來(lái)的混合器件；

圖2是從圖1的集成電路IC1復(fù)制的連接墊片PAD的詳細(xì)視圖。

圖3表示具有與專用的連接墊片連接的集成電路IC2的功能邏輯電路和閃速EEPROM的本發(fā)明的一個(gè)優(yōu)先實(shí)施例。

圖1所示的集成電路IC1是一塊電子芯片，該芯片包含相互連接的一般由數(shù)字1表示的功能邏輯電路和一般由數(shù)字2表示的閃速EEPROM，功能邏輯電路1是由模擬邏輯電路和/或數(shù)字邏輯電路組成的。集成電路IC1的部分部件需要可以接入外部世界以便進(jìn)行測(cè)試和連接，此后將這些部件稱為“端口”。為了這個(gè)目的，使端口與墊片裝置，如在芯片上的PAD1到PAD4連接。當(dāng)芯片生產(chǎn)階段，連接墊片裝置只用于測(cè)試目的，即“探測(cè)”。在生產(chǎn)階段結(jié)束時(shí)，為了使集成電路IC1與其它部件耦合也用墊片裝置與導(dǎo)線連接起來(lái)，即“接合”。