[發明專利]地址轉換器、交織器和去交織器

無效

• 申請號: 01801780.0
• 申請日: 2001-05-22
• 公開（公告）號: CN1383618A
• 公開（公告）日: 2002-12-04
• 發明（設計）人: 福井正隆;鈴木邦彥;周長明
• 申請（專利權）人: 株式會社鷹山
• 主分類號: H03M13/27
• 分類號: H03M13/27;H04L1/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 付建軍

技術領域

本發明涉及一種在數字通信中的地址轉換器、交織器和去交織器。

背景技術

作為用于降低噪聲對傳輸數據的影響的一種方法，交織方法是公知的，其中數據的各個數位的次序被均勻地混合，并且位行(bit?row)在其次序被混合之后發送。在接收端，直接去交織，以把被混合的數據返回到它的原始次序，從而再現數據。因此，這避免了位行集中和退化，從而容易再現該數據。然后，用于混合的數據的單位長度越長，則越能夠降低噪聲的影響。但是，為了執行這種交織和去交織，需要表明數位混合狀態的一個查找表，并且要混合的數據單位越長，則所需的查找表越大。

在這種情況中，在混合數據之后，有一種算法是通用的，使得多個混合的數據地址行圖案被預先產生，除此地址行被轉換為二維矩陣的多個線(line)，該運算被重復進行，以進一步把該矩陣每一線轉換為二維矩陣的多個線，該運算被重復以順序地產生低一個級別(rank)的二維矩陣，并且當該二維矩陣收斂到混合的數據地址行圖案(pattern)時，該運算結算，從而產生一個混合的地址。

發明內容

在移動通信中，在最近幾年迅速發展，交織和去交織也是必不可少的。但是，如果移動臺具有大尺寸的查找表，則會導致嚴重的問題，使得電能消耗增加，并且電路尺寸變大。

本發明是在上述背景下完成的，它的一個目的是提供一種地址轉換器、交織器和去交織器，其用于執行交織和去交織并且尺寸小和節能。

根據本發明，一種地址轉換器包括：上級查找表，其順序輸出與m×n矩陣的預定線相等的不多于m個的單元，該矩陣具有不少于預定地址數據行的長度的單元數；下級查找表，其不多于m次地順序和重復地輸出與m×n矩陣的預定行相等的n個單元；以及加法器，其把上級查找表的輸出和下級查找表的輸出相加，并且輸出預定地址數據行。因此，不需要大尺寸的查找表，并且可以通過小尺寸的電路產生混合地址。

該地址轉換器進一步包括：乘法器，其把該輸出與m相乘，并輸入到該加法器中，而不是直接把下級查找表的輸出直接輸入到加法器中。結果，減少了從下級查找表輸出的數值，能夠使該數位的數目存儲在減小的下級查找表中。

該加法器把不少于三個查找表的輸出相加。結果，可以使該查找表的尺寸更小。

根據本發明的交織器包括：地址轉換器、保存要混合的數據行的第一寄存器、以及第二寄存器，其在初始地址數據行被輸入在地址轉換器中并且其電路尺寸較小時，根據混合地址數據行按照混合地址行的次序寄存第一寄存器的數據行。

根據本發明的去交織器，其中包括：數據轉換器、保存要混合的數據行的第二寄存器、以及第一寄存器，其在初始地址數據行被輸入在地址轉換器中并且其電路尺寸較小時，根據混合地址數據行按照初始地址行的次序寄存第二寄存器的數據行。

本說明書包括日本專利申請No.2000-150360的說明書和/或附圖，該日本專利是本申請優先權的基礎。

附圖簡述

圖1為用于說明由根據本發明的交織器混合數據的思想的方框圖；

圖2為用于說明由根據本發明的去交織器重構數據的思想的方框圖；

圖3為用于說明根據本發明的交織器的一個實施例的地址轉換器的方框圖；

圖4為用于說明由圖3中所示的地址轉換器進行地址轉換的原理的示意圖；

圖5為用于說明圖3中所示的地址轉換器的各個計數器的時鐘周期和最低級別的地址數據行的周期的時序圖；

圖6為用于說明根據本發明的交織器的另一個實施例的地址轉換器的方框圖；

圖7為用于說明圖3中所示的地址轉換器的原理的矩陣層(matrixlayer)的示意圖；

圖8為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖9為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖10為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖11為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖12為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖13為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖14為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖15為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖16為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖17為用于說明另一個地址轉換的原理的矩陣層的示意圖；

圖18為用于說明另一個地址轉換的原理的矩陣層的示意圖；以及