[發明專利]阻抗檢測電路、阻抗檢測裝置以及阻抗檢測方法

無效

• 申請號: 01800430.X
• 申請日: 2001-03-07
• 公開（公告）號: CN1364235A
• 公開（公告）日: 2002-08-14
• 發明（設計）人: 八壁正巳;松本俊行;廣田良浩;中野浩一
• 申請（專利權）人: 住友金屬工業株式會社;北斗電子工業株式會社
• 主分類號: G01R27/02
• 分類號: G01R27/02;G01R27/26;G01D5/24
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 谷惠敏,袁炳澤

技術領域

本發明涉及阻抗檢測電路、阻抗檢測裝置以及阻抗檢測方法，用于檢測具有電容傳感器這樣的阻抗元件的阻抗。

背景技術

作為阻抗檢測電路的現有技術，可列舉出(日本)特開平9-280806號公報所述的阻抗檢測電路。圖15表示該現有的阻抗檢測電路的電路圖。在該檢測電路中，由電極54、55形成的電容傳感器51通過信號線57連接到運算放大器59的反相輸入端。在該運算放大器59的輸出端和所述反相輸入端之間連接電容60，而且對同相輸入端施加交流電壓Vac。與電容傳感器51連接的所述信號線57被屏蔽線56包覆，進行電屏蔽。該屏蔽線56被連接到運算放大器59的同相輸入端。從所述運算放大器59的輸出端經變壓器61得到輸出電壓Vd。

發明內容

在本發明的阻抗檢測電路中，包括電壓跟隨器和第一運算放大器，其中至少還包括：信號線，其一端被連接到所述電壓跟隨器的輸入端，而另一端可連接到阻抗元件；屏蔽裝置，對所述信號線的至少一部分進行電屏蔽；屏蔽電壓施加裝置，對所述屏蔽裝置施加屏蔽電壓；第一阻抗，設置在第一運算放大器的輸出端和所述信號線之間；以及信號輸出端，被連接到第一運算放大器的輸出端。

此外，在本發明的阻抗檢測電路中，還至少包括：第一運算放大器；兩輸入端處于虛短路狀態的第二運算放大器；信號線，其一端被連接到第二運算放大器的一個輸入端，而另一端可連接到阻抗元件；屏蔽裝置，對所述信號線的至少一部分進行電屏蔽；第一阻抗，被設置在第一運算放大器的輸出端和所述信號線之間；以及信號輸出端，被連接到第一運算放大器的輸出端。

此外，在本發明的阻抗檢測裝置中，還至少包括所述阻抗檢測電路以及可從外部將阻抗元件連接到所述信號線的端子。此時，還設置對安裝了該阻抗檢測電路的基板的至少一部分進行電屏蔽的屏蔽裝置，也可以對該屏蔽裝置施加所述屏蔽電壓。

在本發明的阻抗檢測方法中，包括：將電壓跟隨器的一個輸入端連接到信號線，并且使其處于沒有電流的輸入輸出的狀態；將基于所述電壓跟隨器的輸出電壓的屏蔽電壓施加在所述信號線的至少一部分的屏蔽裝置上；通過在與所述信號線連接的第一阻抗中流動的電流來檢測阻抗元件的阻抗。

此外，本發明的阻抗檢測方法包括：使第二運算放大器的兩輸入端虛短路；將一個輸入端連接到信號線并且使其處于沒有電流的輸入輸出的狀態；將另一個輸入端連接到所述信號線的至少一部分的屏蔽裝置；通過用所述信號線上連接的第一阻抗與第一運算放大器對阻抗元件上的電壓進行放大來檢測阻抗元件的阻抗。

附圖說明

圖1是表示本發明一實施例的阻抗檢測電路的核心部分的一個例子的電路圖。

圖2是表示本發明一實施例的阻抗檢測電路的核心部分的一個例子的電路圖。

圖3是表示本發明一實施例的阻抗檢測電路的一個例子的電路圖。

圖4是表示本發明一實施例的阻抗檢測電路的一部分的一個例子的電路圖。

圖5是表示本發明一實施例的阻抗檢測電路的一部分的一個例子的電路圖。

圖6是表示本發明一實施例的阻抗檢測電路的一部分的一個例子的電路圖。

圖7是表示例如在圖1、圖2或圖6中設置的振幅相位補償裝置電路的一個例子的電路圖。

圖8是表示例如在圖1、圖2或圖6中設置的電壓跟隨器或第二運算放大器的輸入端的一個例子的電路圖。

圖9是表示例如在圖1、圖2或圖3中設置的信號線端部的一個例子的電路圖。

圖10是表示本發明一實施例的阻抗檢測裝置的一個例子的示意透視圖。

圖11是表示信號線的端部的另一例子的電路圖。

圖12是表示本發明一實施例的阻抗檢測電路的核心部分的一個例子的電路圖。

圖13是表示本發明一實施例的阻抗檢測電路的核心部分的一個例子的電路圖。

圖14是表示本發明一實施例的阻抗檢測電路的核心部分的一個例子的電路圖。

圖15是表示現有的阻抗檢測電路實例的電路圖。

具體實施方式

在發明人進行的近似上述現有技術的相關試驗中，如果減小傳感器51的電容(例如10^-15F的數量級)，則不能獲得期待的正確的輸出電壓Vd，產生誤差增大這樣的現象。因此，發明人著重研究該現象。其結果，得到以下的理解。