[實用新型]晶片上減少阻抗的覆晶焊墊配置

無效

• 申請號: 01278766.3
• 申請日: 2001-12-18
• 公開（公告）號: CN2521757Y
• 公開（公告）日: 2002-11-20
• 發明（設計）人: 呂學忠;張文遠;黃明坤
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H01L23/50
• 分類號: H01L23/50;H01L21/768
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 李強

技術領域

本實用新型涉及集成電路封裝技術，特別是一種可減少阻抗及改善覆晶高頻信號傳輸品質的晶片上減少阻抗的覆晶焊墊配置。

背景技術

隨著極大型集成電路(ULSI)制程技術地世代更替，單一晶片功能增強，促使封裝技術層次也不得不因應而大幅提升。傳統大型集成電路(LSI)、或中型集成電路(MSI)的利用導線架連接晶片的輸出入端或接觸墊(bonding?pad)，或稱導線接觸墊(wire?bond?pad)，再以陶瓷或樹脂成型的封裝方法，對超大型集成電路(VLSI)已顯得不敷所需，更何況ULSI。

概利用導線架連接接觸墊的封裝方法，為防止金線過長或注入封裝膠質材料所產生金線偏移現象，接觸墊只能設計于晶片的元件區的外圍。元件因此需要藉助更長的電導線(conductive?trace)以連接接觸墊與元件之間。此外，隨著單一晶片功能增強與高速性能要求的趨勢下，I/O引腳數亦越來越多。傳統焊線連接接觸墊的方式，伴隨高電感，不利晶片的高速運作，已不能滿足未來高性能集成電路的需求。

因此，一種稱為覆晶(flip-chip)的IC封技術即因應上述需求而生。這種技術，請參考圖1，將多個導電凸塊24設計于晶片20的最上層，每一導電凸塊24，并不限于形成于晶片元件區以外的四周，而是以陣列方式幾近平均分布于晶片20各處。最后晶片20再翻轉過來(flipped)使得晶片上層陣列分布的導電凸塊24朝下連接于對應的基板26。封裝基板26上有對應的導電凸塊墊(或稱覆晶凸塊墊)28以陣列方式與其對應，以承接導電凸塊24。

由于覆晶晶片與導線接觸墊(wire?bonding?pad)晶片，在晶片核心內部(core)差異性并不大。當晶片設計為導線接觸墊晶片時，接觸墊配置于晶片內四周圍(接觸墊下方一般不允許有元件存在)，晶片的其余周圍則覆蓋以護層。當晶片設計為覆晶晶片時，原導線接觸墊型晶片的護層上則再形成一金屬層，并經微影及蝕刻步驟形成電導線。由晶片內四周圍的導線接觸墊位置連接至晶片核心，再形成凸塊及連接錫球于其上。因此，就集成電路設計公司而言，多仍利用現有的因應導線接觸墊晶片的設計工具設計覆晶晶片。

一傳統覆晶晶片的橫截面示意圖，請參考圖2所示。其基本架構由下而上包含復晶矽層(元件閘極或導體層)40、第一內連線介電層50A、第一內連線導體層60A、第二內連線介電層50B、第二內連線導體層60B、第三內連線介電層50C、第三內連線導體層60C、及護層70。內連線導體層之間以接觸55A、介層55B、55C分別連接復晶矽層40與第一內連線導體層60A。護層70上并有一第四金屬層80，經微影及蝕刻定義為再分布導線層(redistribution?layer；簡稱RDL)，用以連接接觸墊75至晶片核心的各個預定位置，再形成護層(passivation?layer)92，并經微影與蝕刻圖案化后，進行電鍍，或以網板印刷的方式，形成導電凸塊95。

上述傳統所有導電凸塊呈陣列型態分布。此外，不管導電凸塊是信號或是接地或是接電源電壓，多混合存在于各行列的導電凸塊間。因此就信號連接而言，部分引線(或稱電導線(conductive?trace))較長，部分引線較短。視原設計晶片周圍接觸墊與晶片核心的導電凸塊距離而定。其俯視圖則如圖3所示，連接電源P的外圍接觸墊利用RDL層97連接至晶片的晶片核心接觸墊98，其他接地G的接觸墊，連接信號S的接觸墊亦同。

發明內容

有鑒于傳統覆晶晶片設計，信號導電凸塊、接地導電凸塊、電源導電凸塊混合于陣列式導電凸塊之間，因此，部分的信號導電凸塊所利用的再分布導線層RDL的電導線阻抗就會較大。本實用新型將解決上述問題，而提出一種晶片上減少阻抗的覆晶焊墊配置以減少信號線焊墊的阻抗。

本實用新型的目的是提供因高頻操作下電導線的彎角而產生的電感及電感抗的解決方法。

本實用新型的另一目的是用以減少與信號輸出入端有關的阻抗的覆晶焊墊配置法。