[實用新型]內存配置

無效

• 申請號: 01221327.6
• 申請日: 2001-05-17
• 公開（公告）號: CN2482190Y
• 公開（公告）日: 2002-03-13
• 發明（設計）人: 林玉漳;張全仁
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C8/00
• 分類號: G11C8/00
• 代理公司: 上海專利商標事務所
• 代理人: 任永武

本實用新型涉及一種內存配置，尤其涉及一種其傳輸線利用內存區傳輸數據的內存配置。

內存設計中，第二級放大器(DQ?BUFFER)的輸出至輸出放大器(OUTPUT?BUFFER)的距離影響讀取數據的速度。因此一般設計中均將第二級放大器放置于靠近輸入/輸出(I/O)的引腳(PIN)端。此種設計方式的缺點在于控制信號及行(COLUMN)地址信號線須由控制引腳端(CONTROL?PIN)聯接至輸入/輸出(I/0)的引腳(PIN)端，造成芯片面積的增加以及線路布局上的復雜度。

圖1為內存讀取的配置圖。利用字線(WORD?LINE)19選取欲使用的內存單元11，將由位線(BIT?LINE)16以及反位線(INVERSE?BIT?LINE)17所傳送的數據儲存至內存單元11。當行選擇信號(COLUMN?SELECT?SIGNAL，CSL)15致能時，將使二晶體管18導通，則內存單元11內的數據將會通過第一感應放大器(FIRST?SENSEAMP)12以及第二級放大器13而到達讀取引腳(RD?PIN)14。

圖2為數據輸出的配置圖，當數據由讀取引腳14傳來時，數據會先通過輸出控制電路21，再經過二晶體管23，而由輸入輸出引腳22輸出。

圖3為數據寫入的配置圖。數據由輸入輸出引腳22輸入，先經過輸入控制電路31而到達寫入引腳32。寫入引腳再將數據通過第二級放大器13，二晶體管18以及位線16以及反位線17儲存至字線19所選擇的內存單元11。

圖4為現有的內存配置。一個內存配置包括內存單元區41，行譯碼器42，列譯碼器43，以及第二級放大器13。控制信號及地址信號線44一端電連接至行譯碼器42以及第二級放大器13，另一端則電連接至一芯片的其它部分，控制信號及地址信號線44位于控制引腳端45。而第二級放大器13位于輸入輸出引腳端46，所述第二級放大器13可將數據經由輸出放大器(output?buffer)再傳至輸入輸出引腳端46。

現有的內存配置有下列缺點：

(1)面積增加，控制信號以及行地址信號線44為避免與內存區41交錯，所以須空出一空白區域給控制信號以及行地址信號線44通過。

(2)控制信號以及行地址信號線44須由控制引腳端(CONTROL?PIN)45連接至輸入/輸出引腳端(I/O?PIN)46，因此增加了線路布局上的復雜度。

針對上述現有的缺失，本實用新型的目的是提出一改善的內存配置，以減少芯片面積并可簡化線路布局的復雜度。

為實現上述目的，根據本實用新型一方面的內存配置包括：包括：一內存區，為儲存數據的主要區域；一行譯碼器，電連接至所述內存區，用以控制內存的存取；一第二級放大器，電連接至所述行譯碼器；以及數條控制線，經過所述內存區而電連接至所述第二級放大器。

所述內存區是由數個內存單元所組成；而所述行譯碼器是位在控制引腳側，且所述第二級放大器是位在控制引腳側，因而所述行譯碼器與所述第二級放大器是位于同側；所述等控制線是利用所述內存區電連接至所述第二放大器，而所述等控制線是為一金屬線，其中所述金屬線是一位于最上層的金屬線。

為實現上述目的，根據本實用新型另一方面的內存配置包括：一內存區，為儲存數據的主要區域；一行譯碼器，用以控制內存的存取；一第二級放大器；以及數條地址線，經過所述內存區而電連接至所述行譯碼器。

所述內存區是由數個內存單元所組成；而所述行譯碼器是位在控制引腳側，且所述第二級放大器是位在控制引腳側，因而所述行譯碼器與所述第二級放大器是位于同側；所述地址線是利用所述內存區電連接至行譯碼器，而所述地址線是為一金屬線，其中所述金屬線是一位于最上層的金屬線。

根據本實用新型又一方面的內存配置包括：一內存區，為儲存數據的主要區域；一行譯碼器，用以控制內存的存取；一第二級放大器；以及數條數據線，經過所述內存區而電連接至數個輸入輸出引腳。

所述內存區是由數個內存單元所組成；而所述行譯碼器是位在控制引腳側，所述第二級放大器是位在控制引腳側，因而所述行譯碼器與所述第二級放大器是位于同側；所述數據線是利用所述內存區電連接至所述輸入輸出引腳，而所述數據線是為一金屬線，其中所述金屬線是一位于最上層的金屬線。

借助所述內存結構的安排及地址線、數據線或控制線直接由內存區上方的上層金屬層的拉線，即可達到本實用新型節省內存芯片面積的目的。

為更清楚理解本實用新型的目的、特點和優點，下面將結合附圖對本實用新型進行詳細說明。

圖1是內存讀取的配置圖；

圖2是數據輸出的配置圖；