[發明專利]半導體存儲器件以及在該器件中選擇多條字線的方法無效
| 申請號: | 01143338.8 | 申請日: | 2001-12-20 |
| 公開(公告)號: | CN1380659A | 公開(公告)日: | 2002-11-20 |
| 發明(設計)人: | 中川祐之 | 申請(專利權)人: | 富士通株式會社 |
| 主分類號: | G11C7/00 | 分類號: | G11C7/00;G11C29/00 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 | 代理人: | 付建軍 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 器件 以及 選擇 多條字線 方法 | ||
背景技術
本發明涉及半導體存儲器件,特別涉及縮短時間并且避免噪聲的用于測試相鄰單元之間的干擾的方法。
相鄰單元干擾測試是在半導體器件上進行的,特別是對于DRAM器件。在相鄰單元干擾測試過程中,特定的直線在預定時間內保持被選擇狀態,并且督促放大器放大從位線讀出的單元信息。然后,從存儲于連接到相鄰字線的存儲單元的單元信息檢測干擾。
由于半導體存儲器件的存儲容量增加,字線的數目增加。在延長了要執行相鄰單元干擾檢測所需的時間。為了節約測試成本,需要減小測試時間。因此,進行多條字線的選擇測試,以同時激活多條字線。在該測試中,需要使被同時選擇的字線數目增加,并且避免由于噪聲所造成的故障。
圖1為在半導體存儲器件(DRAM)50中的存儲單元陣列以及其外圍電路的電路圖。存儲單元陣列具有4個存儲單元模塊BL0、BL1、BL2、BL3。讀出放大器組1和行解碼器2與模塊BL0-BL3相鄰。每個讀出放大器組1包括多個讀出放大器8。
該外圍電路包括讀出放大器驅動電路3、模塊控制電路4、定時信號產生電路5、模塊地址緩沖器6以及地址緩沖器7。讀出放大器驅動電路3分別與讀出放大器組1中的一個相關聯。模塊控制電路4分別與模塊0-3中的一個相關聯。
讀出放大器驅動電路3和模塊控制電路4接收來自定時信號產生電路5的定時信號。模塊控制電路4通過模塊地址緩沖器6接收來自外部器件的模塊地址信號Bad。
模塊控制電路4產生一條字線置位信號WLst,其激活字線,以及字線復位信號WLrs,其釋放字線。另外,模塊控制電路4把該置位信號WLst和該復位信號WLrs提供給相關的行解碼器2。
根據該定時信號和模塊地址信號Bad,模塊控制電路4產生一個模塊選擇信號Bsl,并且把該模塊選擇信號Bsl提供給相關聯的讀出放大器驅動電路3。根據該模塊選擇信號Bsl,讀出放大器驅動電路3把讀出放大器驅動信號PSA、NSA提供給相關聯的讀出放大器組。
行解碼器2接收通過地址緩沖器7來自外部器件的字線地址信號WLad。行解碼器2根據該字線地址信號WLad和該字線置位信號WLst選擇字線,并且根據字線復位信號WLrs終止字線的選擇。
圖2為示出在單個存儲單元模塊中的存儲單元陣列及其外圍電路的示意圖。該存儲單元模塊例如包括128條字線WL0-WL127。多個讀出放大器8連接到位線BL,其與每條字線WL0-WL127相交。
對于從模塊控制電路4接收的模塊選擇信號Bsl,讀出放大器驅動電路3把讀出放大器驅動信號PSA、NSA提供給每個讀出放大器8。
行解碼器2響應字線地址信號WLad和字線置位信號WLst選擇字線,該字線地址信號WLad和字線置位信號WLst響應字線WL0-WL127而提供。另外,響應字線復位信號WLrs,行解碼器2終止字線的選擇。
下面參照圖3描述模塊控制電路4、讀出放大器驅動電路3和行解碼器2。
每個模塊控制電路4包括模塊選擇電路9、字線置位信號產生電路10和字線復位信號產生電路11。模塊選擇電路9接收高電平的模塊地址信號Bad以及高電平的模塊置位定時信號Bstt。該定時信號Bstt來自定時信號產生電路5。模塊選擇電路9具有一個鎖存電路12a和兩個反相器電路13a,以響應模塊地址信號Bad和高電平的定時信號Bstt產生模塊選擇信號Bsl。
當模塊選擇電路9接收來自定時信號產生電路5的高電平模塊復位定時信號Brst時,鎖存電路12a和反相器13a產生低電平的模塊選擇信號Bsl。
字線置位信號產生電路10包括NAND(與非門)電路14a和反相器電路13b。該NAND電路14a具有接收模塊選擇信號Bsl的第一輸入端以及接收來自定時信號產生電路5的字線置位定時信號WLstt。反相器電路13b接收NAND電路14a的輸出信號并且產生字線置位信號WLst。
當字線置位信號產生電路10接收高電平的模塊選擇信號Bsl并且字線置位定時信號WLstt處于高電平時,字線置位信號產生電路10產生高電平的字線置位信號WLst。
字線復位信號產生電路11包括NAND電路14b和反相器電路13c、13d。該NAND電路14b具有接收模塊選擇信號Bsl的第一輸入端以及接收通過反相器電路13c來自定時信號產生電路5的字線復位定時信號WLrst。兩個反相器電路13c、13d接收NAND電路的輸出信號并且產生字線復位信號WLrs。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于富士通株式會社,未經富士通株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01143338.8/2.html,轉載請聲明來源鉆瓜專利網。





