[發明專利]一種存儲器及其對預取數據進行排序的電路和方法

有效

• 申請號: 01138694.0
• 申請日: 2001-12-28
• 公開（公告）號: CN1380607A
• 公開（公告）日: 2002-11-20
• 發明（設計）人: 俞昌植;慶桂顯
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F12/00
• 分類號: G06F12/00;G06F12/08
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 謝麗娜,谷惠敏

發明領域

本發明涉及半導體存儲器件的領域，特別涉及帶有對預取數據進行排序功能的存儲器，這種排序是分散在預取數據路徑的邏輯里進行的；以及對預取數據進行排序的方法。

背景技術

在電子器件里，存儲器件是用來存儲數據的。隨著無休止的競爭對于電子器件提速的迫切需求，存儲器件已經成為制約器件整體速度的瓶頸了。確實，存儲器件有時需要它自己的內部操作時鐘，內部時鐘又比器件整體的外部時鐘要慢。而且，隨著無休止的競爭對于更大容量器件的迫切需求，不得不對存儲器擴容，這就進一步限制了存儲器的速度。

圖1示出了一個根據現有技術的存儲器件100的實例。在本說明書中將闡釋其主要部件，同時，在大量參考文獻里還可發現更多細節，例如美國專利#6,115,321。

存儲器件100包括一個存儲單元陣列(MCA)102。陣列102里有很多存儲單元，如存儲單元104，在每個存儲單元104里存儲了1位數據。存儲單元被設置在行與列108的交點處，例如字線106與列108的交點處。列108稱做局部輸入/輸出(I/O)線108。

許多局部I/O線108終止于一個本地讀出放大器(LS/A)110A，這里還設有大量的與LS/A?110A類似的本地讀出放大器。由每個本地讀出放大器又產生出了一個全局I/O(GIO)線。每八條這樣的GIO線114A～114H做為多個而顯示在圖中。

從存儲器件100里讀取數據時，需要把存儲在存儲單元104內的比特輸出到其中一條GIO線114，再從GIO線114輸出到DQ板120。所有的DQ板120都把數據送入高速緩沖存儲器122，或者其它類型的需要存儲數據的電子器件。

在現有技術里，是通過對所要讀取的數據進行預取而解決諸如的存儲器件100的速度問題的。這表明：響應于單個地址輸入，要從存儲器件100里為單個DQ板120同時讀取很多數據。這是動態隨機存取存儲器(DRAM)的核心操作。

隨著預取，當數據由GIO線114輸出時，在將數據輸出到DQ板之前，需要對數據進行排序。不然的話，從存儲器件里讀取數據的電子器件就得等上很長時間才能接收所到需的數據。

通過使所有來自陣列110的GIO線114A～114H在到達DQ板120之前一同進入數據排序塊118來在存儲器100中對數據進行排序。塊118接收八路輸入，每一路輸入分別來自于一條數據路徑，并按照排序信號所指定的順序輸出此八路輸入。

接著，排好序的數據被串化塊119轉化成串行數據。塊119接收全部數據，并逐一地把它們輸出到DQ板120。

圖2示出了數據排序塊118的一部份118-1。應該理解：在118-1這部份里只示出了四路輸入和四路輸出。由于塊118實際上有八路輸入，它的實際尺寸還要相應地大些。

塊118占據一定空間，這些空間若能劃給存儲器件100里的其它地方，是最好不過的了；再者，隨著外部數據速率的增加，預取數據字的數量也增加了，于是塊118也要相應地變大。例如，處理兩倍數量的輸入需要四倍的復雜程度和規模。這就占據了器件100內的更多空間。

下面參考圖3：預取數據由本地讀出放大器(LS/A)110A～110H所接收。接著，繼續前進到GIO線114A～114H，然后數據在離開MCA102后，有選擇地分別穿過各輸入/輸出讀出放大器(I/OSA)124A～124H。數據又繼續沿各自的操作塊(也稱做管線)144A～144H前進，然后到達數據排序塊118。相應地，可以在數據沿管線144A～144H前進時，對其進行操作。

在大多數情形下，管線144A～144H彼此相同，這是因為對所有讀出數據所進行的操作都是完全一致的。并且還可以把管線144A～144H分解成有序的多級，有時這樣做的好處更大。這樣的每一級稱做一個管道，并僅完成其中的一步操作。

參考圖4，示出了管線144A的細節。在美國專利#5,802,596里可以發現更詳細的解釋。

管線144A包括第一級管道221，第二級管道222和第三級管道223。輸入信號進入第一級管道221并從第三級管道223離開。第一門231插入到第一級管道221與第二級管道222之間，第二門232插入到第二級管道222與第三級管道223之間。第一門231和第二門232受分別經過延遲電路241，242而來的時鐘信號的控制。像這樣，以時鐘速度沿著管線144處理數據。

參考圖5，示出了第一門231的電路。可以看出，它從上一級221接收了信號，并把它輸出到下一級222。它根據來自時鐘的鎖存信號Lt進行操作。

發明內容