[發明專利]半導體裝置及其制造方法

有效

• 申請號: 01133826.1
• 申請日: 2001-09-26
• 公開（公告）號: CN1354521A
• 公開（公告）日: 2002-06-19
• 發明（設計）人: 松井法晴;森誠一;白田理一郎;竹內祐司;上垣內岳司
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L27/10
• 分類號: H01L27/10;H01L27/112;H01L29/76;H01L21/82
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 杜日新

本申請是在申請日為2000年9月26的在先日本專利申請No.2000-291910和申請日為2001年9月7日的No.2001-272224的基礎上作出的，且要求了這些專利申請的優選權的益處，它們的全部內容可在本申請中參考使用。

技術領域

本發明涉及非易失性半導體裝置及其制造方法，特別涉及將帶有浮柵及控制柵的非易失性存儲晶體管和與該存儲晶體管鄰接設置的選擇晶體管以及外圍電路組裝在同一芯片上的半導體裝置的柵結構。

背景技術

一種快閃存儲器，其將帶有浮柵與控制柵的存儲晶體管，與該存儲晶體管鄰接設置的選擇晶體管，驅動存儲晶體管以及選擇晶體管的外圍電路組裝在同一芯片上，其中有代表性的是一種被稱為NAND型快閃存儲器的存儲器。這種NAND型快閃存儲器串聯有多個存儲晶體管，鄰接兩端的存儲晶體管設置選擇晶體管，并裝有驅動存儲晶體管和選擇晶體管的外圍電路晶體管。另外，設置存儲晶體管的區域稱為存儲單元陣列區，設置選擇晶體管的區域稱為選擇門區，設置外圍電路晶體管的區域稱為外圍電路區。

這種快閃存儲器例如可以采用在半導體層上形成一層柵絕緣膜，將作為存儲晶體管浮柵的多晶硅膜沉積在這層膜上，之后形成元件分離區的方法。在這種情況下，至少在選擇門區和外圍電路區的局部與存儲單元陣列區一樣，存在浮柵與控制柵組成的二層柵電極層。這時，選擇晶體管與外圍電路晶體管必須引出浮柵，與上層布線進行電氣連接。以下，對這種半導體裝置的以往的例子進行說明。

圖46A表示由第1種現有技術制成的半導體裝置的存儲單元陣列區及選擇門區的平面圖。圖46B表示由第1種現有技術制成的半導體裝置的外圍電路區的平面圖。圖47A表示沿圖46A、46B中XXXXVIIA-XXXXVIIA線所示的半導體裝置的剖面圖。圖47B表示沿圖46A中XXXXVIIB-XXXXVIIB線所示的半導體裝置的剖面圖。該第1種現有技術公布在特開平11-163304號公報中。

如圖46A、46B、47A、47B所示，首先在半導體層11上形成第1絕緣膜12，在第1絕緣膜12上形成由多晶硅制成的第1浮柵電極層13a。然后形成元件分離槽，并用絕緣膜充填分離槽。對該絕緣膜進行平坦化處理，直到第1浮柵電極層13a的表面露出，以形成元件分離區15。之后，在第1浮柵電極層13a及元件分離區15形成由多晶硅構成的第2浮柵電極層13b，再通過光刻術及腐蝕處理在所述第2浮柵電極層13b上刻圖。這樣，就在存儲單元陣列區的元件分離區15上形成了分離第2浮柵電極層13b的開口部50。之后，在第2浮柵電極層13b及元件分離區15上形成第2絕緣膜16，在絕緣膜16上形成控制柵電極層18。對控制柵電極層18、第2絕緣膜16以及第1、第2浮柵電極層13a、13b進行刻圖后，在半導體層11的全部表面形成第3絕緣膜19。在所述絕緣膜19內形成接觸孔20后，再形成與接觸孔20相接的布線21。結果，在存儲單元陣列區，布線21與控制柵電極層18通過接觸孔20相接，在選擇門區及外圍電路區，布線21與第1、第2浮柵電極層13a、13b通過接觸孔20相接。

由上述第1種現有技述制成的半導體裝置具有由第1、第2浮柵電極層13a、13b形成的雙層結構的浮柵。在該浮柵中，與元件分離區15自動匹配地形成第1浮柵電極層13a，第2浮柵電極層13b引出到元件分離區15之上。然而，該現有技術具有如下問題。

首先，在存儲單元陣列區，如圖47A所示，為了防止開口部50被第2絕緣膜16埋置，需要設定開口部50的寬度P，同時要確保開口部50與元件區10的光刻加工(リソグラフイ)的匹配對準余量Q。但是，從對開口部50進行刻圖時光刻膠(光致抗蝕劑)的分辨極限來看，對開口部50進行微細調整是很困難的。這樣，由于難以進行一定程度以上的細微化，因此難以實現存儲元件的微細化。

另一方面，在外圍電路區，因為接觸孔20形成在元件分離區15上，因此可以避免對元件區造成損傷。但是，從第2浮柵電極層13b與接觸孔20的連接部位到元件區的距離較長。所以，第2浮柵電極層13b通常由高電阻的電極材料(例如多晶硅)形成，這樣，會造成電阻形成的延遲過大，降低元件性能。另外，若高電阻的第2浮柵電極層13b引出到元件分離區15上，則會通過元件分離區15的絕緣膜電容結合半導體層11及浮柵，從而造成RC延遲增大。