[發明專利]由可改變的指令格式而提高程序碼密集度的微控制器結構

無效

• 申請號: 01129569.4
• 申請日: 2001-06-27
• 公開（公告）號: CN1393767A
• 公開（公告）日: 2003-01-29
• 發明（設計）人: 高敏富;李桓瑞
• 申請（專利權）人: 凌陽科技股份有限公司
• 主分類號: G06F9/22
• 分類號: G06F9/22
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 湯保平

本發明有關于嵌入式系統的微控制器結構，尤其指一種由可改變的指令格式而提高程序碼密集度的微控制器結構。

高整合度是嵌入式系統(Embedded?System)中非常重要的特色之一，而伴隨著嵌入式設備處理的功能日益增加，只讀存儲器(ROM)的容量亦隨之增加。但較大容量的只讀存儲器已逐漸變成影響整體系統成本的主要因素，而且也可能是指令提取的瓶頸所在，因而進一步影響執行效能。

要解決此一問題，技術上所面臨的挑戰即是：在不犧牲系統功能性與執行效能的條件下，如何減少只讀存儲器的容量？目前已提出的解決方案可歸納成二類，：(1)提供原始指令集結構的精簡版(Compact?Subset?ofthe?Original?ISA)，及(2)采用指令區塊導向的壓縮方法(Instruction?BlookOriented?Compression?Scheme)。

前述第一種方案的典型代表為ARM?Thumb與SGI?MIPS16，它們分別為ARM與MIPS的精簡版。此類方法較常用于原始指令集為32位元的指令長度，由減少每個欄位的位元數而達到16位元的指令長度，因此是原來指令集的精簡版。以MIPS為例說明，MIPS的指令是32位元固定長度的指令格式，分成三類別：I類(Immediate)、J類(Jump)及R類(Register-to-Register)。以I類為例，如圖1所示，它由運算碼(Opcode)、來源暫存器(Source?Register)、目標暫存器(Target?Register)、及立即值(Immediate?Value)欄位所構成。在某些預先規范的條件下，若縮小每個欄位的長度，即可得到相對應的I類16位元精簡版(如圖的MIPS16所示)。

由此類似的方法，可以定義出MIPS精簡版指令集MIPS16。因此，使用MIPS16表示的程序碼會減少其長度。而在硬件方面，如圖2所示，需額外加入MIPS16解壓縮邏輯22，以將由指令快取存儲器21中所提取的MIPS16的指令解壓縮(還原)為MIPS指令，然后再饋入原來標準的MIPS管線23中加以執行。

前述方案有下列缺點：(1)通常精簡版指令集不能單獨存在，并須與原始的指令集結構共存，因而，降低了彈性。(2)因為是精簡版也是子集合的緣故，所以會造成原始程序指令數的增加，降低壓縮的效果。(3)硬件實作方面乃是通過解壓縮邏輯的輔助而依序完成，所以可能影響原始的管線設計造成臨界路徑(Critical?Path)，進而降低執行速率。(4)沒有針對不同的應用程序執行不同程度的壓縮優化(Optimization)，而提供訂制(ustomization)的好處。

又，前述第二類方案的典型代表為IBM?CodePack與Wolfe?CCRP(Compressed?Code?RISC?Processor)。此方案通常為了達到執行時期解壓縮的有效性，大多數乃采用修正的赫夫曼(Huffman)編碼作為壓縮的演算法，把指令快取列(Instruction?Cache?Line)作為壓縮單位，將壓縮后的程序儲存在主存儲器中，而指令快取存儲器乃存放解壓縮后的指令。

以CCRP為例，圖3顯示了CCRP中存儲器系統的組織結構。如上所述，指令存儲器31(Instruction?Memory)儲存了壓縮后的程序碼，而指令快取存儲器32(Instruction?Cache)則存放未壓縮的指令；另外，快取存儲器回填引擎33(Cache?Refill?Engine)則負責指令解壓縮的動作。程序執行時，若發生快取存儲器存取擊中(Cache?Hit)時則中央處理單元34(CPU)乃直接提取此未壓縮的指令列加以執行。但是，當發生快取存儲器存取未擊中(Cache?Miss)時，快取存儲器回填引擎33會從指令存儲器31中提取壓縮后的指令，執行解壓縮，再將解壓縮后的指令存入指令快取存儲器33中，然后CPU34再從指令快取存儲器32中提取剛存入的指令繼續執行。