[發明專利]數據總線性能改善的存儲器模塊

有效

• 申請號: 01117721.7
• 申請日: 2001-04-29
• 公開（公告）號: CN1329363A
• 公開（公告）日: 2002-01-02
• 發明（設計）人: 樸勉周;蘇秉世
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L25/03
• 分類號: H01L25/03;H01L25/065;G11C11/34
• 代理公司: 柳沈知識產權律師事務所
• 代理人: 馬瑩

本發明涉及存儲器模塊，尤其涉及一種其數據總線性能改善的存儲器模塊。

存儲器設備持續發展，側重于高密度和基于高密度的大容量。同時，計算機系統的中央處理器(CPU)也得到了發展，其側重于高速。結果，在計算機系統中，CPU和存儲器設備之間運行速度差別通常較大，該速度差別大到在目前的系統中，存儲器設備的運行速度通常是限制系統整體性能的主要因素。

為了改善系統運行速度，目前正發展高速存儲器系統和高性能存儲器系統。在高性能存儲器系統中，其目的是在給定的單位時間內處理輸入/輸出數據。對于這種高速存儲器系統，首先，必須發展高速存儲器設備，其次，能夠使得用于互聯存儲器設備與存儲器設備外設的輸入/輸出接口高速的模塊和總線結構也是極其重要的。

通常，傳統的存儲器系統總線結構一般被分類為短線型(stub-form)和環路貫穿(loop-through)型。圖1是表示傳統短線型存儲器總線結構的示意圖，圖2是表示傳統環路貫穿型存儲器總線結構的示意圖。

參照圖1，傳統短線型存儲器總線結構中，在系統板上設置總線11，與系統板連接的存儲器模塊13上的每個存儲器器件15經模塊13上的短線17連接到總線11。短線17經模塊插座19分叉。

參照圖2，在傳統環路貫穿型存儲器總線結構中，存儲器模塊23上的每個存儲器器件25順序地直接連接到模塊23上的總線而不采用短線。模塊23上的總線27經模塊插座29連接到位于系統板上的總線21。

在圖1和圖2中，總線11和21被連接到存儲器控制器10和20。

在圖1的傳統短線型總線結構中，由于通道的總長度，即總線11的總長度相對較短，因此，經通道的信號傳輸延遲時間同樣短，從而電波干擾小。但是，由于短線結構，通道上出現不連續和阻抗失配，因此產生反射波噪聲。其結果是，在高速操作期間，由于反射波噪聲的影響，在通道上的信號波形中出現嚴重的失真。亦即，在短線型總線結構中，由于通道上的反射波噪聲，信號完整性變差。

因此，在短線型總線結構中，為了改善信號完整性，在總線上設置短線電阻。增大電阻的結果是，存儲器控制器10中驅動器的驅動電壓和存儲器器件15中驅動器的驅動電壓也增大，因此，增大了功耗。

與此同時，在圖2的傳統環路貫穿型總線結構中，由于包括位于系統板上的總線21和模塊23上的總線27的整個通道具有均勻的阻抗，因此，與短線型相比，降低了阻抗失配，并因此大大降低了反射波噪聲。另外，由于在上述結構中不需要短線和短線電阻，因此存儲器控制器20中驅動器的驅動電壓和存儲器器件25中驅動器的驅動電壓相對較小，并因此降低了功耗。

從環路貫穿型總線結構中的上述優點可看出，與圖1的短線型總線結構相比較，很明顯，圖2的環路貫穿型總線結構更適合于高速操作。但是，從圖2可知，與圖1的傳統短線型總線結構相比，環路貫穿型總線結構中，整個通道的長度很長。其結果是，通道上的信號傳輸延遲時間長，并且電波干擾大，因此，高速性能受到限制。另外，與圖1的短線型相比，在圖2的環路貫穿型中，在通道上安裝了相對來講更多的存儲器器件。因此，容載增大，而通道的阻抗減小。通道的低阻抗是對諸如印刷電路板(PCB)和模塊連接器的系統的制造成本提高有影響的因素。

為了解決上述局限性，本發明的目的是提供一種存儲器模塊，它能夠構成其中可減小整個通道長度的短環路貫穿型存儲器總線系統，該系統適于高速操作，并且能夠降低諸如印刷電路板(PCB)和模塊連接器的系統的制造成本。

因此，為了實現上述目的，提供了一種其中安裝有多個存儲器器件的存儲器模塊。該存儲器模塊包括：多個接片，位于所述存儲器模塊的前面一側和后面一后側，用于以系統板上的連接器互接；多個通路，用于連接所述存儲器模塊的兩個不同信號層；多個數據總線，通過每個通路從所述存儲器模塊的前側上的接片延伸到所述存儲器模塊后側上的接片，其中，至少一個存儲器器件連接到每個數據總線。

每個數據總線垂直于其上形成有接片的存儲器模塊一側形成。

根據本發明第一優選實施例，所述存儲器模塊還包括：控制/地址總線，從所述存儲器模塊的前側上的接片通過一個通路延伸到所述存儲器模塊后側上的接片；和控制/地址短線，從所述控制/地址總線一點分叉，并且共同連接到存儲器器件。

在第一實施例中，存儲器模塊還包括緩沖器或寄存器，用于在所述分叉點驅動所述控制/地址短線。另外，在第一實施例中，最好，控制/地址短線平行于其上形成有接片的存儲器模塊一側形成，并且，控制/地址總線垂直于其上形成有接片的存儲器模塊一側形成。