[發明專利]半導體器件及其制造方法無效
| 申請號: | 01117043.3 | 申請日: | 2001-02-27 |
| 公開(公告)號: | CN1320969A | 公開(公告)日: | 2001-11-07 |
| 發明(設計)人: | 菊地修一;西部榮次 | 申請(專利權)人: | 三洋電機株式會社 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L21/336;G02F1/136 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 王岳,葉愷東 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制造 方法 | ||
1.一種半導體器件,配有:在半導體襯底上通過柵絕緣膜形成的柵電極;形成得與該柵電極鄰接的第一導電型本體區;形成在該第一導電型本體區內的第二導電型的源區以及溝道區;在與所述第一導電型本體區分隔的位置上形成的第二導電型的漏區;形成得包圍著該漏區的第二導電型的漂移區,
其特征在于,在所述柵電極之下形成與所述第一導電型本體區連接的第一導電型的雜質層。
2.如權利要求1所述的半導體器件,其特征在于,所述第一導電型雜質層形成在所述柵電極之下的有源區域附近。
3.如權利要求1所述的半導體器件,其特征在于,所述第一導電型雜質層是預定深度的雜質擴散層,形成該雜質擴散層,使其從所述第一導電型本體區向所述漂移區方向伸展,包圍所述柵電極之下的有源區域。
4.如權利要求1所述的半導體器件,其特征在于,形成所述第一導電型雜質層,使其向上傾斜,以便從所述第一導電型本體區越朝向所述漂移區方向,則離襯底表面側越近。
5.如權利要求4所述的半導體器件,其特征在于,所述柵絕緣膜由第一絕緣膜、和比所述第一絕緣膜厚的選擇氧化膜構成的第二絕緣膜組成,形成所述柵電極,使其從所述第一絕緣膜上搭到所述第二絕緣膜上,配置所述第一導電型的雜質層的前端,使其接近所述第二絕緣膜的底面。
6.如權利要求1所述的半導體器件,其特征在于,形成所述第一導電型的雜質層,使其從所述第一導電型本體區終止于所述柵電極下。
7.如權利要求6所述的半導體器件,其特征在于,在深位置處形成所述第一導電型雜質層使所述本體區與所述第二絕緣膜之間的區域,完全耗盡直到柵電極之下。
8.如權利要求6所述的半導體器件,其特征在于,所述第一導電型的雜質層形成在從第一柵絕緣膜至約1微米左右的深位置處。
9.一種半導體器件的制造方法,包括下列工序:
在第一導電型的半導體襯底內離子注入和擴散第二導電型雜質,形成第二導電型阱區:
分別在所述第二導電型阱區內離子注入和擴散第一導電型雜質和第二導電型雜質,存在某一間隔地形成低濃度第一導電型雜質層和低濃度第二導電型雜質層;
有選擇地氧化所述襯底上的某一區域,形成LOCOS氧化膜;
在除所述LOCOS氧化膜之外的區域上形成柵絕緣膜之后,以在該LOCOS氧化膜和柵電極形成區域上有開口的抗蝕劑膜作掩模,形成與低濃度第一導電型雜質層連接的中濃度第一導電型雜質層;
形成柵電極,使其從所述柵絕緣膜橫跨到所述LOCOS氧化膜之上;
以在所述低濃度第一導電型雜質層內形成的源形成區上和所述低濃度第二導電型雜質層內形成的漏形成區域上具有開口的抗蝕劑膜作掩模,注入第二導電型雜質,形成高濃度的源和漏區。
10.如權利要求9所述的半導體器件制造方法,其特征在于,所述第二導電型阱區的形成工序,離子注入和擴散其擴散系數不同的多種第二導電型雜質。
11.如權利要求9所述的半導體器件制造方法,其特征在于,所述第二導電型阱區的形成工序,在離子注入和擴散第一雜質之后,離子注入和擴散第二雜質。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三洋電機株式會社,未經三洋電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01117043.3/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





