[發明專利]下埋式微細金屬連線的制造方法有效
| 申請號： | 01116070.5 | 申請日： | 2001-05-14 |
| 公開（公告）號： | CN1385889A | 公開（公告）日： | 2002-12-18 |
| 發明（設計）人： | 曾鴻輝 | 申請（專利權）人： | 世界先進積體電路股份有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768 |
| 代理公司： | 北京三友知識產權代理有限公司 | 代理人： | 劉朝華 |
| 地址： | 臺灣省新竹*** | 國省代碼： | 臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 式微 金屬 連線 制造 方法 | ||
1、一種下埋式微細金屬連線的制造方法，其特征在于：它包括下列步驟：
(1)于半導體底材上形成介電層；
(2)于該介電層上表面制作多數個絕緣區塊，該每一個絕緣區塊具有3個單位的寬度，且任兩個該絕緣區塊之間，具有寬度5個單位的間隔；
(3)于該絕緣區塊側壁上形成第一側壁間隙壁，該第一側壁間隙壁具有1個單位的寬度；
(4)移除該多數個絕緣區塊；
(5)于該第一側壁間隙壁的側壁上形成第二側壁間隙壁，該第二側壁間隙壁具有1個單位的寬度；
(6)于兩個相鄰的該第二側壁間隙壁間的空隙中形成填充物，該填充物具有1個單位的寬度；
(7)移除該第二側壁間隙壁；
(8)使用該第一側壁間隙壁與該填充物作為蝕刻罩幕，對該介電層進行非均向性蝕刻，以于該介電層中形成多數個溝渠結構；
(9)于該多數個溝渠中填充金屬，以形成多數條金屬連線。
2、如權利要求1所述的制造方法，其特征在于：該介電層是由氧化硅材料所構成。
3、如權利要求1所述的制造方法，其特征在于：該第一側壁間隙壁與該填充物是使用多晶硅材料所構成。
4、如權利要求1所述的制造方法，其特征在于：該第二側壁間隙壁是使用摻雜氧化硅材料所構成。
5、如權利要求1所述的制造方法，其特征在于：該每一個該溝渠結構具有1個單位的寬度。
6、如權利要求1所述的制造方法，其特征在于：在制作所述絕緣區塊前，包括形成氮化硅層于該介電層上表面的步驟，該氮化硅層作為蝕刻停止層使用，以保護位于下方的該介電層。
7、如權利要求1所述的制造方法，其特征在于：該絕緣區塊是使用摻雜氧化硅材料所構成。
8、如權利要求1所述的制造方法，其特征在于：該金屬連線具有1個單位的寬度。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于世界先進積體電路股份有限公司，未經世界先進積體電路股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/01116070.5/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：倒裝片封裝、其電路板以及其封裝方法
- 下一篇：數據流的編碼
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
