[發(fā)明專利]制造復(fù)合式無源元件的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 01112006.1
• 申請(qǐng)日: 2001-03-26
• 公開（公告）號(hào): CN1377050A
• 公開（公告）日: 2002-10-30
• 發(fā)明（設(shè)計(jì)）人: 陳俊杰;陳隆欣
• 申請(qǐng)（專利權(quán)）人: 光頡科技股份有限公司
• 主分類號(hào): H01G4/40
• 分類號(hào): H01G4/40;H01L21/82;H01L27/01;H03H7/00
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

發(fā)明背景

本發(fā)明系關(guān)于一種制造以陶瓷或玻璃作為基板且以厚膜封裝技術(shù)進(jìn)行包裝的薄膜復(fù)合式無源元件的方法。

相關(guān)技術(shù)的描述

近年來，由于SMT技術(shù)的普及應(yīng)用，促成無源元件的晶片化。目前，主要以薄膜方法及厚膜方法來形成晶片化復(fù)合式無源元件。

Mandai等在美國專利第5,495,387號(hào)中揭示一種以厚膜方法制造的RC陣列，如圖1所示，其系由多個(gè)陶瓷薄片所形成的薄層狀陶瓷體塊11，在此陶瓷體塊11的內(nèi)部形成多對(duì)彼此相對(duì)且分別位于不同薄片上的兩個(gè)電容電極(未圖示)，且于溫度1200～1300℃之間進(jìn)行燒結(jié)，以形成陶瓷體塊11。然后，在陶瓷體塊11的表面12上再分別形成第一端電極15、第二端電極16、接地電極17及多個(gè)電阻18，且第一端電極1?5連接至各電容的一電極，各電阻18的一端連接至第一端電極15、各電阻18的另一端連接至第二端電極16，各電容的另一電極共同連接至接地電極17。且由上述的多個(gè)電容、多個(gè)電阻18、第一端電極15、第二端電極17及接地電極18共同構(gòu)成RC陣列。最后，再以傳統(tǒng)的厚膜封裝技術(shù)加以封裝，就完成了厚膜RC復(fù)合元件的制造。

上述的RC復(fù)合元件的優(yōu)點(diǎn)是產(chǎn)品價(jià)格低。但其缺點(diǎn)是：由于制造過程中需要經(jīng)過1000℃以上的高溫?zé)Y(jié)，故產(chǎn)品的穩(wěn)定性不高，即良品率不佳。另外，通常還存在被采用的各種材料間的搭配問題及元件體積不易小型化的問題。

另一方面，采用薄膜制造技術(shù)來制造RC復(fù)合元件的方法見之于美國專利第5,355,014號(hào)。其中，系采用傳統(tǒng)的半導(dǎo)體技術(shù)在硅基板之上分別形成具有肖特基二極管(Schottky?Diode)的RC網(wǎng)路。之后，以IC封裝技術(shù)進(jìn)行包裝。通常，此種傳統(tǒng)的封裝技術(shù)分成晶圓研磨、晶圓切割、晶粒粘著、焊線，封膠，蓋印(marking)，引線完成(lead?finish)，焊線(trim/form)、及包裝等步驟。

經(jīng)由此方法所制成的RC復(fù)合元件具有小型化及良率高的優(yōu)點(diǎn)。但是，其缺點(diǎn)是此類產(chǎn)品的價(jià)格遠(yuǎn)高于同等的厚膜式復(fù)合無源元件，因?yàn)楸∧な綇?fù)合無源元件的封裝過程復(fù)雜，特別是在焊線步驟中需要采用金作焊線，更使這類元件的價(jià)格居高不下。

有鑒于此，本發(fā)明提出一種在陶瓷或玻璃等高硬度的基板上制造薄膜復(fù)合式無源元件且以厚膜封裝技術(shù)進(jìn)行包裝的方法，以解決上述問題。

發(fā)明概要

本發(fā)明的目的是提供一種在陶瓷或玻璃等高硬度的基板上制造薄膜復(fù)合式無源元件，且以厚膜封裝技術(shù)進(jìn)行包裝的方法。

依照本發(fā)明的方法，包括如下步驟：

第一步驟，形成以陶瓷或玻璃作為材料的基板，并采用上釉或研磨拋光等方式對(duì)此陶瓷或玻璃基板進(jìn)行平坦化處理；

第二步驟，在此陶瓷或玻璃基板上以半導(dǎo)體制造過程的方法形成所需要的復(fù)合式無源元件，此復(fù)合式無源元件包括RC陣列元件、LC陣列元件及RLC陣列元件等等；

第三步驟，利用厚膜封裝的方法，對(duì)所形成的此復(fù)合式無源元件進(jìn)行封裝，得到成品化的復(fù)合式無源元件。

利用以上的方法所制造的復(fù)合式無源元件具有體積小，生產(chǎn)良品率高且生產(chǎn)成本低的優(yōu)點(diǎn)。

圖式的簡單說明

本發(fā)明的上述及其他目的、優(yōu)點(diǎn)和特色由以下優(yōu)選實(shí)施例的詳細(xì)說明中并參考圖式可更加明白，其中：

圖1表示一種以厚膜方法制造的RC陣列；

圖2是依照本發(fā)明第一實(shí)施例的RC陣列的一個(gè)例子的電路圖；

圖3A至3D表示依制造過程前后順序，圖2的RC陣列沿其縱方向的剖面圖；

圖3B′至3C′表示依制造過程前后順序，圖2的RC陣列在各個(gè)制造過程中的俯視圖，圖3D′表示成品化的晶粒側(cè)視圖；及

圖4為各個(gè)電阻R及電容C的位置的示意圖。符號(hào)說明

R：電阻

C：電容

1：接地端

2：第一電極端

3：第二電極端

10：陶瓷或玻璃基板

20：電阻層

201：電阻區(qū)域

30：第一金屬導(dǎo)電層

40：介電層

401：電介質(zhì)區(qū)域

50：第二金屬導(dǎo)電層

501：第一電極區(qū)域

502：接地區(qū)域

503：第二電極區(qū)域

優(yōu)選實(shí)施例的詳細(xì)說明

以下參考所附圖式來說明本發(fā)明的優(yōu)選實(shí)施例。