[發明專利]總線開關

無效

• 申請號: 01111873.3
• 申請日: 2001-03-22
• 公開（公告）號: CN1315783A
• 公開（公告）日: 2001-10-03
• 發明（設計）人: 福岡正人
• 申請（專利權）人: 株式會社東芝
• 主分類號: H03K17/00
• 分類號: H03K17/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 楊曉光

本申請以在先的日本專利申請號2000-085115(2000年3月24日申請)為基礎并要求享有其優先權，該申請的全部內容均在此供參考。

本發明涉及總線開關。圖1是現有總線開關的電路圖。

圖1顯示了一種總線開關101，用于響應選擇信號SEL1和SEL2在輸入信號IN1和IN2中選擇一個，并將所選的信號發送給總線BUS。

總線開關101包括兩個N溝道MOS(下文稱NMOS)晶體管102-1和102-2。每個NMOS晶體管102-1和102-2的電流通路的一端均連接到總線BUS，其另一端則連接到其各自的輸入線路103-1和103-2。兩個緩沖電路104-1和104-2的輸出分別連接到輸入線路103-1和103-2。輸入信號IN1和IN2通過緩沖電路104-1和104-2以及輸入線路103-1和103-2分別被提供給NMOS晶體管102-1和102-2的電流通路的另一端。

分別通過緩沖電路105-1和105-2為NMOS晶體管102-1和102-2的柵極提供選擇信號SEL1和SEL2。為響應選擇信號SEL1和SEL2,NMOS晶體管102-1和102-2被有選擇地導通。于是，輸入信號IN1和IN2之一被選定并傳輸給總線BUS。保護二極管107-1和107-2分別與輸入線路103-1和103-2相連。

由于系統需要高速地工作，“下沖”(undershoot)問題變得日趨嚴重；“下沖”是由于緩沖電路104-1和104-2的輸出噪聲(特別是輸出電平)從高電平變為低電平而導致的。

假設緩沖電路104-1的輸出電平有下沖，且輸入線路103-1中A點的電壓瞬時降到-2V(如圖2A所示)左右。在圖1所示的電路中，與輸入線路103-1相連的保護二極管107-1(用于保護輸入信號)，且輸入線路103-1中B點的電壓被截掉一個值(不大于保護二極管107-1的下降后的正向電壓VF)并被維持在-0.7V附近。

然而，構成總線開關101的NMOS晶體管102-1和102-2的閾值電壓Vth接近0.7V。因此，如果當NMOS晶體管102-1關斷(如圖3所示)時在輸入線路103-1中發生“下沖”(如圖2A和圖2B所示)，NMOS晶體管102-1的柵-源電壓VGS會超過NMOS晶體管102-1的閾值電壓VthB，且NMOS晶體管102-1立即關斷。

如果總線BUS的電壓為高電平，電流I流向處于低電平的輸入線路103-1，且總線BUS的電壓降低。

由于總線開關101意外接通而導致的總線BUS電壓的這一降低是瞬時的。然而，為了高速地操作一個系統，即使電壓瞬時降低也被認為會對與總線BUS相連的其它電路造成不良影響(如，出現故障)。

本發明的開發考慮了上述因素。本發明的一個目標便是提供一個不會由于噪聲(對于高速運作的系統，噪聲是不可避免的)而意外接通的總線開關。

為實現上述目的，依據本發明的第一個方面的一種總線開關包括第一和第二兩個連線-其中至少有一個被用作總線、至少與第一和第二連線之一相連的一個保護晶體管、以及具有與第一和第二連線相連的一個電流通路的一個開關晶體管，該開關晶體管的閾值電壓比保護晶體管的閾值電壓大。

在依據本發明第一個方面的總線開關中，當在第一和第二連線中至少一個上發生“下沖”時，下沖電壓中不大于保護晶體管閾值電壓的那些成分被截掉。

由于開關晶體管的閾值電壓被設置為大于保護晶體管的閾值電壓，在發生“下沖”的連線與開關晶體管的柵極間生成的電壓不會超過開關晶體管的閾值電壓。

因此，即使在至少一條連線中發生“下沖”，也會抑制在開關晶體管中形成溝道，從而阻止開關晶體管意外打開。

依據本發明第二個方面的一種總線開關包括第一和第二連線-其中至少有一個被用作總線、與第一和第二連線中的至少一個相連的保護二極管、以及具有與第一和第二連線相連的電路通路的開關晶體管；開關晶體管的閾值電壓高于保護二極管中下降后的正向電壓。

在依據本發明第二個方面的總線開關中，開關晶體管的閾值電壓要高于保護二極管中下降后的正向電壓。如同第一方面中的總線開關一樣，在發生“下沖”的連線與開關晶體管的柵極間生成的電壓不會超過開關晶體管的閾值電壓。

因此，如同第一方面中的總線開關一樣，即使在至少一條連線中發生“下沖”，也會抑制在開關晶體管中形成溝道，從而阻止開關晶體管意外導通。