[發明專利]降低所必需的存儲器存儲量的繪畫處理器

無效

• 申請號: 01111377.4
• 申請日: 2001-01-13
• 公開（公告）號: CN1307280A
• 公開（公告）日: 2001-08-08
• 發明（設計）人: 森脅升平;畔川善郁;千葉修;島川和弘
• 申請（專利權）人: 三菱電機株式會社;三菱電機系統LSI設計株式會社
• 主分類號: G06F12/00
• 分類號: G06F12/00;G06F3/14;G06F7/00
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 吳立明,葉愷東

1.一種繪畫處理系統，備有：繪畫運算電路，運算產生對應構成畫面的多個象素的象素數據；第1存儲器，接受從所述繪畫運算電路輸出的多個象素數據并存儲；所述多個象素數據的每個包括對應象素的紅、綠、藍3色信息和表示對應象素透明度的α值信息；

備有：第2存儲器，存儲所提供的象素數據，并在顯示器上顯示所存儲的象素數據并輸出；

傳輸電路，從所述的第1存儲器中存儲的象素數據的每個中去除規定數據，產生對應該象素數據的傳輸象素數據，傳輸到所述第2存儲器中存儲；所述規定數據至少包括所述α值信息。

2.根據權利要求1所述的繪畫處理系統，其特征是，所述規定數據還包括所述3顏色信息的紅、綠、藍信息的每個的規定數量的位。

3.根據權利要求1所述的繪畫處理系統，其特征是，所述傳輸電路包括濾波電路，對于從所述第1存儲器提供的象素數據，作規定的濾波處理，產生所述傳輸象素數據。

4.根據權利要求3所述的繪畫處理系統，其特征是，所述濾波電路對于從第1存儲器傳輸的象素數據，作變換畫面象素密度的運算。????

5.根據權利要求3所述的繪畫處理系統，其特征是，所述濾波電路對于除所述規定數據的象素數據進行所述運算。

6.根據權利要求1所述的繪畫處理系統，其特征是，還備有存儲器控制電路，與所述第1存儲器耦合，控制所述第1存儲器以及所述傳輸電路，使得根據消隱信號從所述第1存儲器向所述第2存儲器傳輸象素數據。

7.根據權利要求1所述的繪畫處理系統，其特征是，所述第2存儲器備有第1通路，接受從所述傳輸電路提供的傳輸象素數據；第2通路，用于在所述顯示器中顯示輸出；所述第1和第2通路可相互并列存取。

8.根據權利要求1所述的繪畫處理系統，其特征是，還備有使所述第2存儲器和所述傳輸電路耦合的數據總線；

所述傳輸電路包括：第1傳輸緩沖電路，通過所述數據總線向所述第2存儲器傳輸所述傳輸象素數據并存儲；

第2緩沖電路，通所述數據總線向緩沖存儲器傳輸從所述第2存儲器讀出的傳輸象素數據；

所述緩沖存儲器臨時保存從所述第2傳輸緩沖電路提供的象素數據，并且，輸出該保存數據，用于在所述顯示器中作圖象顯示。

9.根據權利要求1所述的繪畫處理系統，其特征是，還備有存儲器控制電路，控制所述第1存儲器的動作；

所述存儲器控制電路控制所述第1存儲器的動作，在從所述第1存儲器向所述第2存儲器傳輸數據時，每個具有多位的多個多位數據從所述第1存儲器中被讀出，向所述第2存儲器傳輸，在存儲該讀出的多位數據的存儲單元上寫入初始值，接著讀出下一多位數據。

10.根據權利要求9所述的繪畫處理系統，其特征是，所述多個存儲單元被配置成多行多列；

所述第1存儲器還包括多個字線，對應所述多行配置；多位線，對應所述多列配置；一旦在所述存儲器控制電路控制下使所述多個字線的字線激活，那么，從與接著被激活的字線連接的存儲單元中讀出所述多位數據；

所述存儲器控制電路包括：在使所述激活了的字線激活之前，在讀出所述多位數據的存儲單元上寫入所述初始值的部分。

11.根據權利要求1所述的繪畫處理系統，其特征是，所述存儲器控制電路包括這樣的部分，交替地進行從所述第2存儲器向所述顯示器的數據輸出和從所述第1存儲器向所述第2存儲器的象素數據的寫入。

12.根據權利要求11所述的繪畫處理系統，其特征是，所述存儲器控制電路包括這樣的部分，在從第2存儲器向所述顯示器的數據傳輸時，在表示所述顯示器的畫面的垂直空白區期間的V空白區內，結束向所述第2存儲器的下一畫面的象素數據的寫入。

13.一種繪畫處理器，備有繪畫運算電路，用于運算產生對應于構成畫面的多個象素的多個象素數據，各所述象素數據包括紅、綠、藍3色信息，和表示對應象素透明性的α值信息；

備有：第1存儲器，存儲從所述繪畫運算電路輸出的所述多個象素數據；傳輸電路，與所述第1存儲器耦合，從除規定數據的所述多個象素數據中得到傳輸象素數據，把該傳輸數據向第2存儲器傳輸；所述規定數據至少包括所述多個象素數據每個的α值信息。