[發明專利]回寫型高速緩沖存儲器的裝置與控制方法無效
| 申請號: | 01111283.2 | 申請日: | 2001-03-16 |
| 公開(公告)號: | CN1375771A | 公開(公告)日: | 2002-10-23 |
| 發明(設計)人: | 呂忠晏 | 申請(專利權)人: | 矽統科技股份有限公司 |
| 主分類號: | G06F11/22 | 分類號: | G06F11/22;G06F12/00 |
| 代理公司: | 北京市柳沈律師事務所 | 代理人: | 馬瑩 |
| 地址: | 臺灣省新竹*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 回寫型 高速 緩沖存儲器 裝置 控制 方法 | ||
本發明涉及回寫型高速緩沖存儲器的裝置與控制方法,特別是涉及利用系統存儲器的空閑時間將狀態為不一致的高速緩沖存儲器塊數據回寫至系統存儲器的回寫型高速緩沖存儲器的裝置與控制方法。
高速緩沖存儲器為較快的存儲器單元,并配置在較慢的系統存儲器與中央處理器(CPU)之間,以供中央處理器直接存取,藉以提高中央處理器存取數據的速度。高速緩沖存儲器一般均包含多個存儲塊,用來儲存對應于系統存儲器的數據。
當微處理器發出讀取要求時,高速緩沖存儲器的控制單元即進行地址比較,以決定所要求的數據地址是否存在于高速緩沖存儲器。若存在于高速緩沖存儲器,則直接由高速緩沖存儲器內讀取數據;此種事件被視為讀取成功(Hit)。反之,若不存在于高速緩沖存儲器,則從系統存儲器取回數據至高速緩沖存儲器,并同時提供數據給處理器;此種事件被視為讀取失敗(Miss)。另外,當微處理器發出寫入要求時,高速緩沖存儲器的控制單元即進行地址比較,以決定所要寫入的數據地址是否存在于高速緩沖存儲器。若存在于高速緩沖存儲器,則將數據寫入高速緩沖存儲器內;此種事件被視為高速緩沖寫入成功(Hit)。在大多數系統中,被寫入數據的存儲塊的狀態會被設定成不一致(Dirty)。反之,若不存在于高速緩沖存儲器,則直接將數據寫入系統存儲器。
為了保持高速緩沖存儲器與系統存儲器之間的數據一致性,常用以下兩種技術來實現。第一種技術是直接寫入型(write-through)高速緩沖存儲器,其控制方式是直接將數據同時寫入高速緩沖存儲器與系統存儲器,因此高速緩沖存儲器與系統存儲器之間均能保持一致性,但卻需花費較多的時間等待數據寫入系統存儲器。第二種技術是回寫型(write-back)高速緩沖存儲器,其控制方式是僅將處理器的數據寫入高速緩沖存儲器,并將該寫入的塊的狀態設定成不一致(dirty)。此種方式需要額外操作來控制數據的一致性,但可節省等待數據寫入系統存儲器的時間。
但是,在上述回寫型高速緩沖存儲器中,若必須將數據寫入到狀態被設定成不一致的高速緩沖存儲器塊時,該高速緩沖存儲器必須先進行復原操作(replacement?operation),即將該高速緩沖存儲器塊的數據回寫至系統存儲器。因此,微處理器必須等待該復原操作完畢后才能進行寫入操作,影響該高速緩沖存儲器的效率。
鑒于上述問題,本發明的目的是提供一種利用系統存儲器空閑期間進行復原操作的回寫型高速緩沖存儲器的裝置及其控制方法。
本發明回寫型高速緩沖存儲器包含檢測單元,用來檢測系統存儲器是否處于空閑狀態;選取識別單元,在系統存儲器處于空閑狀態時,選取一高速緩沖存儲器塊,并識別該塊的狀態是否為不一致;以及,回寫單元,將所選取且狀態為不一致的前述塊的數據回寫至系統存儲器。
本發明回寫型高速緩沖存儲器的控制方法,包含下列步驟:檢測步驟,用于檢測系統存儲器空閑期間;選取識別步驟,在系統存儲器處于空閑狀態時,選取一高速緩沖存儲器塊,并識別該塊的狀態是否為不一致;以及,回寫步驟,將所選取且狀態為不一致的前述塊的數據回寫至系統存儲器。
本發明回寫型高速緩沖存儲器的裝置與控制方法,因利用系統存儲器的空閑期間將高速緩沖存儲器塊的狀態為不一致的數據回寫至系統存儲器,使高速緩沖存儲器在大部分時間均與系統存儲器保持一致性,減少微處理器等待高速緩沖存儲器回寫的時間,進而提高高速緩沖存儲器的效率。
圖1為使用本發明回寫型高速緩沖存儲器的系統架構圖。
圖2為本發明檢測系統存儲器的空閑狀態的流程圖。
圖3為本發明復原操作的流程圖。
以下參考附圖,說明本發明回寫型高速緩沖存儲器的裝置與控制方法。
圖1為使用本發明回寫型高速緩沖存儲器的系統構成圖。如該圖所示,該系統包含處理器10、系統存儲器控制器30、系統存儲器40、外部裝置50、以及系統總線60。處理器10通過系統總線60與系統存儲器控制器30及外部裝置50連接,而系統存儲器40連接于系統存儲器控制器30。回寫型高速緩沖存儲器20(以下簡稱高速緩沖存儲器)配置于微處理器10內部,以提供微處理器10快速存取數據。微處理器10可為中央處理器(CPU)或是一般的圖像微處理器。存儲器控制器30還提供一空閑信號(Idle)至高速緩沖存儲器20,以提供高速緩沖存儲器20有關系統存儲器40的空閑狀態。
圖2為本發明檢測系統存儲器的空閑狀態的流程圖。該流程圖系用來判別系統存儲器40是否處于空閑狀態。如該圖所示,其判別程序如下:
S100:開始;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于矽統科技股份有限公司,未經矽統科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01111283.2/2.html,轉載請聲明來源鉆瓜專利網。





