[發明專利]具有優良靜電放電防護效果的輸出緩沖器無效
| 申請號: | 01110409.0 | 申請日: | 2001-04-02 |
| 公開(公告)號: | CN1378283A | 公開(公告)日: | 2002-11-06 |
| 發明(設計)人: | 林錫聰;陳偉梵 | 申請(專利權)人: | 華邦電子股份有限公司 |
| 主分類號: | H01L23/60 | 分類號: | H01L23/60;H01L27/02 |
| 代理公司: | 北京紀凱知識產權代理有限公司 | 代理人: | 程偉 |
| 地址: | 中國*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 優良 靜電 放電 防護 效果 輸出 緩沖器 | ||
本發明涉及一種具有優良靜電放電防護效果的防護輸出緩沖器,尤指一種包含有一個能防止輸出電壓振蕩和過沖量(voltage?ringingand?overshooting)并且有良好靜電放電防護效果的輸出緩沖器。
當一個集成電路IC(integrated?circuit)裝設在基板(mother?board)上時,因為基板上的寄生電容以及寄生電感的作用,IC中的CMOS輸出入緩沖器經常會面臨到電壓振蕩的問題。一種公知的電壓振蕩的解決方法是在基板上裝設一個大約10歐姆的電阻來與CMOS輸出入腳位相鄰并串聯,如圖1A所示。CMOS輸出入緩沖器2包含有一個輸出緩沖器3、一次級靜電放電(ESD)防護電路4以及一個輸入緩沖器5。輸出緩沖器3包含有一個以PMOS?P1構成的拉高電路以及一個以NMOS?N1構成的拉低電路。因為輸出緩沖器具有大電流的驅動能力,所以PMOS?P1與NMOS?N1都會具寬的柵極寬度,并且可以順便當成一個主要ESD防護電路。次級ESD防護電路4,如圖1A所示,包含了一個200歐姆的電阻連接在輸入緩沖器5與接合墊的間,用來降低在ESD事件中,ESD效應對輸入緩沖器5的影響。因此,用來釋放ESD電流的PMOS?P2與NMOS?N2就可以設計的比輸出緩沖器3中的小。外接的電阻7加重了輸出緩沖器3的負載,所以可以抑制因寄生的電感電容所造成的電壓振蕩。但是,就生產的觀點而言,多一個電阻零件的裝設,一方面會增加基板上的面積,一方面也會增加零件管理上的困難。也就是說,圖1A中的設計是非常值得三思的。
另一種抑制電壓振蕩的方法是去掉外接的電阻7,然后加上兩個芯片內建(on-chip)的電阻,兩個電阻分別和PMOS?P1以及NMOS?N1串聯,如圖1B所示。也就是說,拉高電路包含了PMOS?P1與電阻Rp,而拉低電路包含了NMOS?N1與電阻Rn。整個輸出緩沖器8因為電阻Rn與Rp的出現所以驅動能力變小了,因此,電壓振蕩也會隨著被抑制。當然的,電阻Rn與Rp的電阻值越大,電壓振蕩的抑制效果也會越好。然而,電阻Rn與Rp的電阻值不可以大到使輸出緩沖器的驅動能力無法達到CMOS輸出入緩沖器的需求。對CMOS輸出入緩沖器而言,過載電壓(voltage?overload,VOL)的規格大約是0.4伏特,若NMOS?N1的驅動能力為8到10mA的直流電流以及不超過40mA的瞬時電流,則為了符合VOL的規格,電阻Rn將不可以大于10歐姆。也就是說,在直流電流的驅動下,電阻Rn頂多產生0.1伏特的壓降,在瞬時電流的驅動下,電阻Rn將產生至多0.4伏特的壓降,這都模合了VOL的規格。
本發明的目的,在于提供一種具有電壓振蕩抑制能力的輸出緩沖器,同時,本發明的輸出緩沖器在ESD事件時,能夠提供一個良好的放電路徑,達到ESD防護的效果。
根據上述的目的,本發明提出一輸出緩沖器。本發明的輸出緩沖器包含有一拉高電路以及一拉低電路。拉高電路耦接于一第一電源線以及一接合墊之間。拉低電路耦接于一第二電源線以及該接合墊之間。拉低電路包含有一電阻、一二極管以及一靜電防護組件。電阻設于一第一導電型的基底上,以一第二導電型的阱阱區所構成,其包含有一第一端以及一第二端,該第一端是為一第二導電型的第四摻雜區且耦合于該接合墊。二極管設于該阱區內,以至少一第一導電型的第一摻雜區所形成的接面構成。靜電防護組件連接于該第二端與該第二電源線之間。其中,該第一摻雜區是為電浮動狀態,或可以一電容耦合至第一端。因該第一摻雜區與該第一端并不直接連接,故于正常操作狀態時,并沒有栓鎖問題(latchup?issue)。而在靜電放電事件中,該第一端瞬間耦接于該第一摻雜區,可協助靜電放電防護組件的導通,以增進靜電防護能力。。
本發明另提供一種靜電放電防護電路,連接于一第一接合墊與一第二接合墊之間。本發明的靜電放電防護電路其包含有一電阻、一二極管以及一靜電防護組件。電阻以一第二導電型的阱區所構成的,設于一第一導電型的基底上,且耦合于該第一接合墊。二極管是以一設于該阱區中的第二導電型的第一摻雜區與該阱區所形成的接面所構成。靜電防護組件連接于該電阻與該第二接合墊之間。其中,該第一摻雜區是為電浮動狀態,或可以一電容耦合至第一端。因該第一摻雜區與該第一端并不直接連接,故于正常操作狀態時,并沒有栓鎖問題(latchup?issue)。而在靜電放電事件中,該第一端瞬間耦接于該第一摻雜區,可協助靜電放電防護組件的導通,以增進靜電防護能力。
靜電防護組件可以是一第二導電型的金屬氧化物半導體晶體管(MOS?transistor)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華邦電子股份有限公司,未經華邦電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01110409.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:磁力無級變速器
- 下一篇:半導體存儲器元件測試結構及其裝置和測試方法





