[發明專利]具有自我對準分離柵極的快閃存儲單元組件及其制造方法

無效

• 申請號: 01109200.9
• 申請日: 2001-03-22
• 公開（公告）號: CN1377073A
• 公開（公告）日: 2002-10-30
• 發明（設計）人: 陳炳動
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/8239;H01L27/04
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 程偉

1.一種具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其步驟包括：

形成一半導體基底；

形成一第一隔離區以及一第二隔離區于該基底上，該隔離區具有一主動區，且該主動區是定義在該第一隔離區和該第二隔離區間的凹陷區域；

形成一介電層覆蓋該主動區；

形成一材料層覆蓋該第一隔離區、該第二隔離區以及該主動區；以及

選擇性去除部分覆蓋該第一隔離區和該第二隔離區的材料層，并且在該凹陷區形成一實質平坦化的材料區，且該實質平坦化的材料區是自我對準于該凹陷區。

2.如權利要求1所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中該平坦化步驟是利用化學機械研磨法完成。

3.如權利要求1所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中這些隔離區包括有氧化物。

4.如權利要求1所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中該較厚的材料層包括多晶硅。

5.如權利要求1所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中該第一隔離區和第二隔離區是利用區域硅氧化工藝法制備。

6.如權利要求1所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中該實質平坦化區域被定義為浮置柵極。

7.如權利要求1所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中還包括一步驟，以形成一介電層覆蓋該實質平坦化的材料區。

8.如權利要求7所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中還包括一步驟，以形成一控制柵極層覆蓋該介電層。

9.如權利要求8所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中該實質平坦化材料區、該介電層和該控制柵極層定義為EEPROM半導體組件的柵極結構。

10.如權利要求9所述的具有自我對準分離柵極的快閃存儲單元集成電路的制造方法，其特征是：其中該EEPROM半導體組件包括一EEPROM半導體組件。

11.一種具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：該組件包括有：

一半導體基底；

一位在該半導體基底上的第一隔離區和一第二隔離區，其中在該第一隔離區和該第二隔離區間的凹陷區并定義有一主動區；

一遂穿介電層定義于該主動區上；

一自我對準浮置柵極層定義于該凹陷區的主動區上；

一介電層定義覆蓋于該浮置柵極上；

一控制柵極定義覆蓋部份該浮置柵極層；

其中，該浮置柵極層和該控制柵極層定義為一分離式柵極結構。

12.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：其中該遂穿介電層包括有二氧化硅。

13.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：其中該第一隔離區和該第二隔離區是利用區域硅氧化工藝法制備。

14.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：其中該浮置柵極層包括有多晶硅。

15.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：其中該控制柵極包括有多晶硅。

16.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：其中該自我對準浮置柵極具有一上表面，與該第一隔離區和該第二隔離區的上表面切齊。

17.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：其中該自我對準浮置柵極是利用化學機械研磨法提供。

18.如權利要求11所述的具有自我對準分離柵極的快閃存儲單元集成電路，其特征是：自我對準浮置柵極是位在該第一隔離區的外緣。