[發明專利]一種相位可調的基帶濾波優化實現方法及裝置

無效

• 申請號: 01107665.8
• 申請日: 2001-03-21
• 公開（公告）號: CN1329412A
• 公開（公告）日: 2002-01-02
• 發明（設計）人: 林巍;沈愛民
• 申請（專利權）人: 深圳市中興集成電路設計有限責任公司
• 主分類號: H04J13/02
• 分類號: H04J13/02;H03H17/02
• 代理公司: 深圳睿智專利事務所
• 代理人: 胡吉科

1.一種相位可調的基帶濾波優化實現方法，利用邏輯電路，完成48階1∶4零插值濾波；其特征在于：

讓信號經過并串轉換器(510)后分別經四組串行SDA(串行分布式算法)電路(7101至7112)、加法器(7201至7208)和移位寄存器(5601至5604)處理后，由四輸入復用器(430)輸出；

該優化實現方法適用于所有預設系數的基帶FIR(有限沖激響應)成形濾波并具有以下步驟：

A.將數據寬度為m位，速率為n?Mcps的數據信號送入并串轉換器(510)，

??得到速率為m*n?Mcps的串行碼流(511)；

B.將所述串行碼流(511)分別送入4相4抽頭SDA電路(7101至7104)；

C.每組串行SDA電路和加法器有如下處理分步驟：

C1.第一SDA電路(7101至7104)進行處理并將處理結果分別送第二SDA電

???路(7105至7108)和第一加法器(7201至7204)；

C2.所述第二SDA電路將處理結果分別送第三SDA電路(7109至7112)和第

???一加法器(7201至7204)；

C3.所述第一加法器的結果和所述第三SDA電路的結果均送第二加法器(7205

???至7208)；

C4.由第二加法器將運算和送延時寄存器(5601至5604)；

D.延時寄存器(5601至5604)每隔16時鐘周期將第二加法器(7205至7208)

??送來的數據送復用器(430)并保持；

E.復用器(430)對一至四路延時寄存器(7201至7204)送來的數據進行復

??用處理后輸出。

2.按照權利要求1所述的基帶濾波優化實現方法，其特征在于：

??所述SDA電路內部又包括以下處理步驟：

V1.接收輸入信號后由內部4組移位寄存器(5211至5214)串行處理，依次

??得出地址碼A0-A3的值；

V2.所述地址碼A0-A3的值組成A3A2A1A0?16進制地址，并據以查閱含有系

??數0、a、b、c、d組合和排列值的ROM(620)；

V3.將查得的值送移位累加器(630)處理后作為SDA電路的一組輸出β；

V4.最后一組移位寄存器(5214)的處理結果作為輸出α還送下一SDA電路的

??移位寄存器。

3.按照權利要求2所述的基帶濾波優化實現方法，其特征在于：

??所述包含的系數0、a、b、c、d均是CDMA2000推薦值。

4.按照權利要求3所述的基帶濾波優化實現方法，其特征在于：

??所述數據寬度m是16bit；所述速率n是1.2288Mcps。

5.一種相位可調的基帶優化濾波裝置，包括若干數字電路，其特征在于：

??所述數字電路包括并串轉換電路(510)、SDA與加法電路(7)以及延時寄存器

(56)和復用電路(430)；

所述SDA與加法電路(7)包含4個通道，每個通道含有3個單輸入雙輸出的SDA電路和兩個加法器電路；其中第一SDA電路(7101至7104)的輸入端并連以后接所述并串轉換電路(510)的輸出；該第一SDA電路的第一輸出α1至α4分別接第二SDA電路(7105至7108)的輸入端；第二輸出端β1至β4分別接第一加法器(7201至7204)的一個輸入端；

所述第二SDA電路(7105至7108)的第一輸出端α5至α8分別接第三SDA電路(7109至7112)的輸入端；該第二SDA電路的第二輸出端β5至β8分別接所述第一加法器的另一個輸入端；該第一加法器的運算和分別送第二加法器(7205至7208)的一個輸出端；

所述第三SDA電路(7109至7112)的第二輸出端β9至β12分別接所述第二加法器的另一個輸入端；該第二加法器的運算和分別送延時寄存器(5601至5604)；

所述延時寄存器(5601至5604)每16時鐘周期將第二加法器送來的數據送復用器(430)；

所述復用器(430)將四組輸入信號進行復用處理后輸出。