[發明專利]多總線管線化數據處理系統及提升其總線效能的方法

無效

• 申請號: 01103838.1
• 申請日: 2001-02-22
• 公開（公告）號: CN1371061A
• 公開（公告）日: 2002-09-25
• 發明（設計）人: 張志宇;陳燦輝
• 申請（專利權）人: 矽統科技股份有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 北京銀龍專利代理有限公司
• 代理人: 吳邦基

本發明涉及一種可改進總線(bus)效能的裝置及方法。特別是，一種可縮短輸出入裝置占用管線總線(pipeline?bus)上之交易處理時間的裝置及方法。

在管線總線的系統中，待處理的每筆交易(transaction)通常會包含若干個執行層面(phase)，例如裁定層(arbitration?phase)、請求層(request?phase)、窺探層(snooping?phase)、響應層(responsephase)及數據層(data?phase)等。各層面間可能會有相依性(dependency)：執行下一層前須等待目前的層面執行完畢，或者，下一筆交易某個層面的執行須等到目前交易的相同層面執行完畢才可開始被執行。

每個層面會有至少一個代理者(agent)負責，每一層所需要的時間長短決定于該負責的代理者執行完畢的時間。為了更有效率的使用總線并加速每筆交易的完成，系統除了可以盡可能的減低每層執行所需的時間，也可縮短下一筆交易中相同的層面等待執行的時間，如此一來系統的效能便可被大大的提升。

一個系統通常有多個總線，每個總線會和若干個裝置(device)相連，裝置間常會有數據的往來，并且往來兩端不一定要在同一條總線上。當某一個裝置有數據需求時，不論目標裝置(destination?device)是否在同一條總線上，數據需求端會在其相連的總線上啟始一筆交易，處理該筆交易的過程，會使該總線處于使用中(occupied)的狀態。

有些裝置會有高速緩存(cache)用來儲存其它裝置存儲器中的內容，如此，便可讓該裝置較快取得其它裝置存儲器的內容。然而，系統必須保持數據的一致性(data?coherency)，任何存取目標裝置的動作，必須被其它高速緩存中包含目標裝置數據的裝置知道，因為目標裝置的數據可能會在其它高速緩存中被改變。存取修改過的高速緩存會引起內部的寫回動作(implicit?write?back)：高速緩存被改變的裝置必須提供被更新的數據以維持數據的一致性。

一個讀或寫的交易會包含數據層來進行數據傳輸的動作，數據層所需時間的長短和傳輸的數據量有關。一條總線上通常會有多個代理者，每個代理者都需要用總線來傳輸數據，由于總線是共享的，代理者無法同時進行數據傳輸的動作，因此要開始執行下一筆交易的數據層須等到目前交易的數據層執行完畢。

一條高度管線化的總線會有多個代理者共享，總線上數據傳輸的數量也會很多，因此，總線的頻寬(bandwidth)在影響系統效能上扮演了一個很重要的角色。總線的頻寬會受傳輸數據速度(operatingfrequency)及數據寬度(data?width)等因素所影響，然而這些因素無法無限制的改進，因此，提高總線效率是增進系統效能的最好方法。增加總線使用率、管線化交易、減少總線上的數據傳輸均是提高總線效率的方法。在已管線化的總線中，減少總線上的數據傳輸便是唯一的方法，然而減少系統須傳輸的數據量是不可能的，因此，可以減少總線上數據傳輸的前提便是存在另一個傳輸數據的管道。

圖1是一個傳統的系統架構，包含一個處理器101、一個處理器總線102、一個輸出入總線103及一個系統存儲器104；一個輸出入/處理器總線橋(I/O?and?processor?bus?bridge)105，簡稱總線橋一，連接了輸出入總線103及處理器的總線102，一個系統存儲器/處理器總線橋(system?memory?and?processor?bus?bridge)106，簡稱總線橋二，提供了一個系統存儲器104和處理器總線102間數據傳輸的管道；處理器101通常包含一個高速緩存。在很多應用中，輸出入總線103上的裝置會經常存取系統存儲器104，處理器101必須知道任何輸出入總線103上的裝置對系統存儲器104的需求，以便維持數據的一致性。

當輸出入總線103上的裝置存取系統存儲器104中的數據，最新的數據可能存在系統存儲器104中或處理器的高速緩存中，因此，必須在處理器總線102上啟始一項需求，使處理器101窺探(snoop)相對應的高速緩存。總線橋一105負責傳遞輸出入總線103的需求，并發出交易到處理器總線102上。在看到輸出入總線103的需求后，處理器101會窺探輸出入總線103所需數據的高速緩存是否被改變，然后，處理器101會將窺探的結果通知總線橋一105及總線橋二106。根據窺探的結果，總線橋二106才在處理器總線102及系統存儲器104間傳輸數據。總線橋一105也會在處理器總線102及輸出入總線103間傳輸數據。