[發明專利]控制管線邏輯架構

無效

• 申請號: 01100833.4
• 申請日: 2001-01-15
• 公開（公告）號: CN1366249A
• 公開（公告）日: 2002-08-28
• 發明（設計）人: 后健慈;徐秀瑩
• 申請（專利權）人: 英屬維京群島蓋內蒂克瓦耳有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 中國商標專利事務所
• 代理人: 宋義興

本發明涉及一種控制管線邏輯架構，尤指一種始終維持控制管線邏輯架構運作狀態，免除控制管線邏輯顯露出其內部的功能，避免被不當的監看和觀察。

按，循序邏輯(sequential?logic)可視為由組合式邏輯(combinational?logic)線路和記憶元件所構成，組合式邏輯線路是由多個邏輯間所組成之的線路，組合線路沒有回饋路線或記憶元件，它的特征是輸入狀態與輸出狀態間有一個固定不變的關系存在，其輸出可以直接由當時輸入的組合型式來表示，并不涉及過去的輸入情況。

目前，一般的時脈循序邏輯(clock?sequential?logic)，如系統控制器，其設計方式是采用狀態機(state?machine)設計較為常見。所謂狀態機便是指其可維持一狀態直到接收下一個輸入信號為止。舉例來說，時脈循序邏輯與狀態機系由組合式邏輯元件和記億元件所組成，記憶元件可為正反器(Flip-Flop)，正反器為二進位的單元(cells)能儲存資訊的一個位元。于狀態機中的正反器，只要在電力傳送至邏輯的時候，正反器可不確定地維持二進位狀態直到由輸入信號定向至轉換狀態。

時脈循序邏輯最重要的特性在于設計閘的成本和合成努力(synthesis?effort)，此二因素與時脈循序邏輯復雜度呈指數關系。如圖1所示，在時脈循序邏輯簡單時，因為狀態機的影響時間(lead-time)最短以及最容易使用，所以在簡單的時脈循序邏輯設計利用狀態機的效果較佳。但由于近年來時脈循序邏輯需求越來越復雜，狀態機已失去較低成本和合成努力的優勢。相反的，每當邏輯復雜性超過一定的程度，狀態機設計的時脈循序邏輯的成本甚至更高了。

另一種控制方式為管線(pipeline)，管線(pipeline)是一種將多個指令的執行重疊起來的實作技術，將一個指令分解為多個步驟，藉由減少每個指令的平均執行時間而增加中央處理單元的產量。管線將指令分成多個管線步級(pipe?stage)或是管線片段(pipe?segment)，每一個管線步級同時去完成不同指令的一小部分，管線步級一個連著一個形成管線，其與狀態機兩者的不同點，在于管線通常每一個時脈(clock)都一定往下一個階段(stage)傳送，而狀態機依其輸入而定，維持于某一狀態直到接收下一個輸入信號。

管線處理一個指令前往下一個管線步級所需的時間稱為機器周期(machinecycle)，由于所有管線步級必須同時將指令往前送，機器周期的長度是由最慢的管線步級所需的時間所決定，換言之，管線亦存在著時序延遲的缺點。再者，因管線一直處于不斷執行輸入或指令狀態，使得不論資料在管線步級處理或是已完成結果，均可利用觀測的方式來取得，進而推測出管線的處理機制。如此一來，系統的機制完全被外界所洞悉。

有鑒于此，本發明提出一種新穎的控制管線邏輯(Controlled?Pipeline?Logic)架構，其主要目的即在于其結合了狀態機之最短影響時間、容易使用等優點，以及管線的增加中央處理單元的執行產量等優點，并始終維持控制管線邏輯架構處于運作狀態，以免除控制管線邏輯架構顯露出其內部的功能，避免被不當的監看和觀察。

本發明的目的是這樣實現的：

控制管線邏輯架構包括有復數個組合式邏輯單元，每個組合式邏輯單元由一組合式邏輯元件、一活動位元、一隨機雜訊產生器組成；每一個組合式邏輯元件的輸入與輸出端分別連結一正反器，該正反器是用以決定資料的流動與否；一隨機雜訊產生器系以組合式邏輯元件的時脈訊號(Clock)頻率以及電消耗為輸入因數，用以產生隨機雜訊去模擬輸入流入組合式邏輯元件；一活動位元表現出活動與不活動狀態，用以控制組合式邏輯元件接受真實輸入或是強迫接受隨機雜訊；因此，不論有無輸入流入邏輯內，亦不論邏輯是否執行其內部的功能，始終維持控制管線邏輯架構于運作狀態，以免除控制管線邏輯架構顯露出其內部的功能，藉以保護控制管線邏輯架構避免被不當的監看和觀察。

本發明于實行上(implementation?effort)、性能、安全課題等各方面皆優于狀態機設計，其優點是，控制管線邏輯架構的正反器系決定執行某特定的狀態而非維持某一狀態，因此控制管線邏輯架構具有消除時序延遲(timing?delay)，降低成本，減少配置的復雜，和增加性能等優點，以及管線的增加中央處理單元的執行產量等優點，且透過隨機雜訊產生器與活動位元的設置，能始終維持控制管線邏輯架構于活動狀態，免除控制管線邏輯架構顯露出其內部的功能，避免被不當的監看和觀察；對于傳統狀態機與管線的缺失提出有效的解決辦法及對策。