[發明專利]用于給1比特數/模轉換器產生同相輸入信號的電路裝置

無效

• 申請號: 00812696.8
• 申請日: 2000-09-07
• 公開（公告）號: CN1373932A
• 公開（公告）日: 2002-10-09
• 發明（設計）人: H·克林
• 申請（專利權）人: 西門子公司
• 主分類號: H03M3/02
• 分類號: H03M3/02
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 程天正,孫黎明

本發明涉及一種如權利要求1的前序部分所述的、用于給1比特數/模轉換器產生同相輸入信號的電路裝置。

對于在多標準或多載波基站內的應用，需要高分辨率的快速模/數轉換器和數/模轉換器。為此所使用的模/數和數/模轉換器是基于Δ-∑調制的原理，并從高比特率的1比特數據流中產生模擬信號，或從模擬信號中產生高比特率的1比特數據流。在此，模擬信號的采樣頻率是所述信號帶寬的多倍。

德國專利申請DE?19912827曾公開過一種基于高度對稱的電路方案的1比特數/模轉換器電路。它公開的電路具有諸如陰地-柵地分離級等去耦單元，由這些單元來相互去耦1比特數/模轉換器的輸出、開關單元和脈沖整形單元，并由此因譬如開關單元的晶體管的非線性而降低了非對稱性。

根據德國專利申請DE?19912827所公開的實施方案，1比特數/模轉換器電路的輸入端是成對地構造的。這意味著，具有兩個輸入信號DataP、DataM的差分輸入信號按照信號對DataP1、DataM1及DataP2、DataM2被變換成四個單獨的輸入信號DataP1、DataP2、DataM1、DataM2。然后由所述的兩個信號對來控制1比特數/模轉換器的兩對輸入端。優選地，在每次輸入信號交變的過程中，即便兩個具有相同值的數字輸入比特直接地依次相隨，在1比特數/模轉換器內也強迫地進行開關過程。由此在輸入比特的求值中避免了固有的非對稱性。

但是，該信號對中各信號的相移將會彼此影響由上述電路所實現的對稱性，并由此再次抵消了所達到的效應。尤其在分開地產生各個信號時還會出現問題，因為所用器件的電氣參數中的不可避免的發散將會產生非對稱性，這又會象上文所述那樣再次使所有為達到對稱性而采用的措施毀于一旦。

因此本發明的任務在于提供一種給1比特數/模轉換器產生同相輸入信號的電路裝置，尤其是文章開頭所述的那種電路裝置，它能同相地給1比特數/模轉換器提供輸入信號對。

該任務由具有權利要求1的特征的電路裝置來解決。該電路的進一步改進方案由從屬權利要求給出。

本發明涉及一種用于給1比特數/模轉換器產生同相輸入信號的電路裝置。在此，所述的1比特數/模轉換器具有至少一對差分輸入端和相應的輸出端、開關單元、脈沖整形單元以及去耦所述輸出端、開關單元和脈沖整形單元的去耦單元。根據本發明裝設一種連接在所述差分輸入端之前的透明脈沖式的D觸發器，該D觸發器具有相應的差分輸入端和輸出端，以用來給所述的1比特數/模轉換器產生同相的輸入信號。

優選地，通過所述的脈沖式D觸發器來把該D觸發器的輸出信號之間的相差降至最小值，并且不影響所述1比特數/模轉換器的對稱性。由于所述的輸出信號是在共同的電路裝置、亦即D觸發器內產生的，所以D觸發器的各器件之間的容差幾乎不會影響信號的同相性。尤其在單片地集成所述的1比特數/模轉換器和D觸發器的情況下會帶來較大的優點，因為盡管絕對的器件值不精確，但可以非常準確地調節那些對所述的同相性起決定性作用的各器件之間的比值。

所述的D觸發器優選地以發射極耦合的電路技術來實施。因為1比特數/模轉換器必須利用極高的脈沖速率來處理比特流，所以以已知的邏輯體系提供上述發射極耦合的電路技術(ECL：發射極耦合邏輯)來作為快速的電路技術。該發射極耦合的電路技術的缺點在于高電流消耗和不利的供電電壓電平(-5.2V)，并且因在邏輯電平之間只有0.8V的微小電壓差而會導致抗干擾性較差。但開關晶體管不會飽和，從而開關動作較快。

所述的1比特數/模轉換器和D觸發器優選地是單片集成的。

有利的是，所述的1比特數/模轉換器和D觸發器被裝設在移動通信領域或移動多媒體領域的基站內。在這種應用中通常會出現需要有高精度且快速的電路技術的極高時鐘脈沖速率和數據速率。

所述的1比特數/模轉換器和D觸發器被裝設在Δ-∑變換器內。Δ-∑變換器因其準確性和對所述抗混淆濾波器的要求較低而經常被用于高脈沖頻率的應用。