[發明專利]在快擦寫EEPROM中編程及過擦除更正模式中弱化位線漏電流的電路裝置

有效

• 申請號: 00811545.1
• 申請日: 2000-08-01
• 公開（公告）號: CN1369096A
• 公開（公告）日: 2002-09-11
• 發明（設計）人: 科林·比爾;S·S·海德特;J·蘇溪彰;陳為漢
• 申請（專利權）人: 先進微裝置公司
• 主分類號: G11C16/00
• 分類號: G11C16/00
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 戈泊,王剛

技術領域

廣義來說，本發明涉及微電子集成電路的技術。詳言之，是關于可編程半導體存儲器的技術，更詳言之，本發明是關于一種電路裝置及方法，即可以在快擦寫電可擦可編程只讀存儲器(Flash?ElectronicallyErasable?Programmable?Read-Only?Memory，EEPROM)中可編程及過擦除更正模式中弱化位線漏電流的電路裝置及方法。

背景技術

微電子快擦寫或區塊擦除「電可擦可編程只讀存儲器」(即通稱的快擦寫EEPROM)包含陣列式的小存儲單元，這些存儲單元可以分別編程或者讀取數據。每一存儲單元的面積可以通過省略某些特定的晶體管而縮小，這些被省略的晶體管即是一般熟知可讓存儲單元進行分別擦除動作之用的晶體管，因此，整個存儲器的面積也因而縮小了，但此舉也造成了在擦除時，這些存儲單元是以一塊塊的區域方式而被擦除。

前述類別的存儲器有獨立式的金屬-氧化物-半導體(MOS)場效晶體管存儲器存儲單元，每一存儲單元都包括一個源極、一個漏極、一個浮置柵極、以及一個控制柵極，而不同的電壓施加于這些電極上，以便對這些存儲單元進行如二進制0或1的寫入或區塊式擦除等的編程化動作。

這些存儲單元是以行列交錯的陣列方式連接著，這些存儲單元的控制柵極即排成一列，再連接到其所屬的字線(word?line)，而這些存儲單元的漏極排成一行，連接到其所屬的位線(bit?line)。這些存儲單元的源極彼此連接在一起。以上所述的連接方式即是一般熟知的NOR存儲器結構。

對一個存儲單元進行編程的方法是在其上施加電壓，一般是9至10伏特在控制柵極上，大約5伏特在漏極上，而源極則是接地，如此會迫使從漏極空乏區注入的熱電子進入浮置柵極。一旦供編程化用的電壓被移除了，注入的電子群即陷在浮置柵極內，產生負電壓效應，因此會提高該存儲單元的門限電壓到大約比4伏特還高一些的數值。

讀取存儲單元資料的方式是施加5伏特到控制柵極、1伏特到漏極所連接的位線，對源極接地，同時檢測位線上的電流。如果該存儲單元已經編程化，而它的門限電壓是相對高值(4伏特)，那么位線上的電流會是零，即使不是零，也至少是非常低。如果該存儲單元未經編程化或者是被擦除，而它的門限電壓相對低值(2伏特)，那么控制柵極電壓將會增強信道，因此位線上的電流會呈現相對高值。

有多種擦除一個存儲單元的方法，其中之一的方法是在源極施以相當高的電壓(一般是12伏特)，控制柵極接地，而漏極是浮接的，這樣的配置會使在編程化的過程中注入到浮置柵極的電子進行Fowler-Nordheim隧道效應，即從浮置柵極穿透像隧道一樣的薄氧化層而進入源極。擦除一個存儲單元也可以在控制柵極施以級數在-10伏特的負電壓，5V在源極，而讓漏極浮接。

傳統快擦寫EEPROM存儲單元配置的方式引起的問題是，有些存儲單元會在其它存儲單元尚未充分擦除前，它們卻被過度擦除(over-erased)了，這個現象是牽就制造容許度的結果。在過度擦除的存儲單元的浮置柵極里，電子會被驅除，而形成正極，結果使過度擦除的存儲單元具有和空乏態晶體管(depletion?mode?transistor)一樣的作用功能，即不能以在控制柵極施以正常的操作電壓而將其關畢。這些具有空乏態晶體管作用的存儲單元在往后的編程化和讀取的操作中，會引起漏電流。

更詳細描述之，即在編程化和讀取的操作中，一次只有一個字線會維持在高電位，而其它的字線則是接地，如前面已描述過，字線是和一列的存儲單元的控制柵極連接著。然而，正電壓是加在所有存儲單元的漏極上，在此情況下，如果某一個未被選擇到的存儲單元的門限電壓是零或負數，那么將會有漏電流在該存儲單元的源極、信道、以及漏極之間流動。