[發明專利]保護多維結構的芯片堆的方法和裝置

有效

• 申請號: 00807122.5
• 申請日: 2000-04-27
• 公開（公告）號: CN1349660A
• 公開（公告）日: 2002-05-15
• 發明（設計）人: A·庫克斯;M·施默拉
• 申請（專利權）人: 因芬尼昂技術股份公司
• 主分類號: H01L23/58
• 分類號: H01L23/58;H01L25/065;H01L21/66
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 馬鐵良,張志醒

1.保護多維結構的芯片堆的方法，此芯片堆包括若干彼此連接在相應接觸面(K12，K23)上的分立芯片(TC1，TC2，TC3)，其中至少有一個包括相應的功能元件，此方法包括以下步驟：

在分立芯片(TC1，TC2，TC3)上配置相應的印制導線(LB1，LB2，LB3)；

在相應的接觸面(K12，K23)上配置通過式接觸(V)，該通過式接觸相應地將各個分立芯片(TC1，TC2，TC3)的印制導線相互連接，這樣就形成了一個通過分立芯片(TC1，TC2，TC3)延伸的通過式電信號通路；

由一個配置在電信號通路第1終端的發送裝置(S；S1，S2)向配置在電信號通路第2終端的接收裝置(E；E1，E2)發送一個電信號(SI；SI1，SI2)；并且

如果接收不到該電信號(SI，SI1，SI2)，則確認芯片堆受到損傷。

2.根據權利要求1所述方法，其特征在于，如果確認芯片堆受到損傷，則一個或若干個功能元件停止工作。

3.根據權利要求1或2所述方法，其特征在于，形成一個由發送裝置(S；S1，S2)向接收裝置(E；E1，E2)延伸的通過式電參考信號通路，并且通過此通路在發送電信號(SI，SI1，SI2)的同時發送一個電參考信號(R；R1，R2)。

4.根據上述權利要求之一所述方法，其特征在于，在不同的分立芯片中配置發送裝置(S；S1，S2)和接收裝置(E；E1，E2)。

5.根據權利要求3或4所述方法，其特征在于，在不同的分立芯片中配置若干對發送裝置(S；S1，S2)和接收裝置(E；E1，E2)。

6.保護多維結構的芯片堆的裝置，此芯片堆包括若干彼此連接在相應接觸面(K12，K23)上的具有相應功能元件的分立芯片(TC1，TC2，TC3)，此裝置配置：

在各分立芯片(TC1，TC2，TC3)上的相應印制導線(LB1，LB2，BL3)；以及

在相應接觸面(K12，K23)上的通過式接觸(V)，該通過式接觸相應地將各個分立芯片(TC1，TC2，TC3)的印制導線相互連接，這樣就形成了一個通過分立芯片(TC1，TC2，TC3)延伸的通過式電信號通路。

7.根據權利要求6所述裝置，其特征在于，在此電信號通路的一個第1終端配置一個發送裝置(S；S1，S2)和在此電信號通路的一個第2終端配置一個接收裝置(E；E1，E2)并且配置一個用于確認芯片堆出現損傷的確定裝置，如果接收不到電信號(SI；SI1，SI2)。

8.根據權利要求7所述裝置，其特征在于，配置一個停止工作裝置，此裝置在確定裝置確認芯片堆出現損傷時停止一個或若干個功能元件的工作。

9.根據權利要求7或8所述裝置，其特征在于，形成一個由發送裝置(S；S1，S2)向接收裝置(E；E1，E2)延伸的通過式電參考信號通路。

10.根據權利要求7至9之一所述裝置，其特征在于，在不同的分立芯片中配置發送裝置(S；S1，S2)和接收裝置(E；E1，E2)。

11.根據權利要求9或10所述裝置，其特征在于，在不同的分立芯片中配置若干對發送裝置(S；S1，S2)和接收裝置(E；E1，E2)。

12.根據權利要求6至11之一所述裝置，其特征在于，在分立芯片(TC1，TC2，TC3)中平面式形成相應的印制導線(LB1，BL2，LB3)。

13.根據權利要求12所述裝置，其特征在于，在分立芯片之間在一個金屬化層中形成用于連接相應的兩個分立芯片的印制導線(MM1，MM2)。

14.根據權利要求13所述裝置，其特征在于，配置一個無連接功能的金屬化層，其一側作為一個處于外部的分立芯片上的屏蔽。

15.根據權利要求6至14之一所述裝置，其特征在于，垂直通過分立芯片(TC1，TC2，TC3)的信號通路呈曲折形。

16.根據權利要求6至15之一所述裝置，其特征在于，在一個或若干個分立芯片上、特別是在芯片堆額面上的印制導線(M1，M2；MM1，MM2)呈平面曲折形。