[發明專利]半導體器件和半導體襯底

無效

• 申請號: 00806903.4
• 申請日: 2000-03-28
• 公開（公告）號: CN1349662A
• 公開（公告）日: 2002-05-15
• 發明（設計）人: 杉井信之;中川清和;山中伸也;宮尾正信
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 杜日新

技術領域

本發明涉及一種半導體器件及其制造方法，特別是涉及包括場效應晶體管的半導體器件。

背景技術

在采用SiMOS型場效應晶體管(Si-MOSFET)的集成電路中，按照所謂的按比率縮小規則，隨著進行器件尺寸的縮小或工作電壓的降低等，可兼有電力消耗降低和高速。

可是，隨尺寸縮小發生的短溝道效應問題，或低電壓化的情況下將變得明顯起來，可能發生漏電壓與閾值電壓接近而引起工作容限下降等許多問題。

并且，要是將目標對著高速化指標的遷移率的話，上述各種各樣改良，挖苦點說，實際器件中的Si遷移率落入100以下，結果遠遠低于本體的值。

這樣，對現有Si-MOSFET來說，提高性能已經可能變得極其困難。

發明內容

為了提高其以上的性能，就需要改善半導體材料本身的性能，謀求高速化。實質上采用作為高速的所謂化合物半導體來說，一個解析就是，與Si集成電路制造技術的融合性方面極其困難，而且制造成本變得膨大起來，因而不是實際的解決辦法。

本發明的一個目的是提供一種使用Si及其同族元素的Ge、C等的組合，具有電力消耗低，高速的場效應晶體管的半導體器件。

按照本發明的一個方面，通過在形成場效應晶體管溝道的溝道形成層上用形變施加層施加形變，使溝道中的載流子遷移率增加到比無形變的溝道形成層材料還大。例如，溝道形成層的材料為Si的情況下，由于施加形變，使Si溝道形成層的面內晶格常數比無形變Si要大。

已經有人揭示(W.V.Fischetti?and?S.E.Laux：J.Appl.Phys.80(4)，15August?1996，pp.2234-2252)，對Si或Ge施加形變時，與不受形變的Si或Ge比較增大了載流子遷移率。大家早就知道，這與藍寶石上邊淀積Si，Si因受到面內形變而增加遷移率的現象起源相同。在本發明的一個方面，應用該現象制作場效應晶體管以及采用場效應晶體管的集成電路等半導體器件。

按照本發明的另一方面，提供一種p型場效應晶體管的半導體器件，該場效應晶體管具有溝道形成層和與該溝道形成層的兩面鄰接的層之間的界面價帶頂點能量，使柵絕緣膜側的一方比另一方大。

按照本發明的再一方面，提供一種n型場效應晶體管的半導體器件，該場效應晶體管具有溝道形成層和與該溝道形成層的兩面鄰接的層之間的界面導帶頂點能量，使柵絕緣膜側的一方比另一方大。

按照本發明的又一方面，對場效應晶體管溝道中載流子的能壘，作成為對溝道存在于柵絕緣膜相反側的構造，而且使形成溝道的溝道形成層的晶格形變，以致溝道中的載流子遷移率比無形變的溝道形成層的材料要大。

附圖說明

圖1是用于說明本發明的工作原理圖，是所說SiO₂柵絕緣膜/形變Si層/Si_1-yGe_y形變施加層的疊層構造的能帶圖。

圖2是在圖1所示的構造柵極上外加正偏壓狀態的能帶圖。

圖3是在圖1所示的構造柵極上外加負偏壓狀態的能帶圖。

圖4是在圖1所示構造的Si_1-xGe_x形變施加層的最上部施加突變n型攙雜狀態的能帶圖。

圖5是對圖1所示構造外加襯底偏置電壓狀態的能帶圖。

圖6是用于說明本發明的工作原理的另一圖，是所說SiO₂柵絕緣膜/形變Si層/形變Si_1-yGe_y層/Si_1-xGe_x形變施加層的疊層構造的能帶圖。

圖7是本發明實施例1的互補型場效應晶體管的剖面構造圖。

圖8是本發明實施例2的互補型場效應晶體管的剖面構造圖。

圖9是本發明實施例3的互補型場效應晶體管的剖面構造圖。

圖10是本發明實施例4的互補型場效應晶體管的剖面構造圖。

圖11是本發明實施例5的互補型場效應晶體管的剖面構造圖。

圖12是本發明實施例6的互補型場效應晶體管的剖面構造圖。

圖13是本發明實施例7的互補型場效應晶體管的剖面構造圖。

圖14是本發明實施例8的SOI襯底的剖面圖。

圖15是本發明實施例9的SOI襯底的剖面圖。

圖16a～16d是本發明實施例10的SOI襯底制造工序的剖面圖。

具體實施方式