[發(fā)明專利]運(yùn)算處理裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 00800598.2
• 申請(qǐng)日: 2000-04-25
• 公開（公告）號(hào): CN1300391A
• 公開（公告）日: 2001-06-20
• 發(fā)明（設(shè)計(jì)）人: 山中隆太郎;惣門淳二;戶田隆
• 申請(qǐng)（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會(huì)社
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10;H03M13/01;H03M13/09;H04L1/00
• 代理公司: 柳沈知識(shí)產(chǎn)權(quán)律師事務(wù)所
• 代理人: 宋軍

技術(shù)領(lǐng)域

本發(fā)明涉及無(wú)線通信設(shè)備等上搭載的、進(jìn)行CRC運(yùn)算的運(yùn)算處理裝置。

背景技術(shù)

在無(wú)線通信中，為了糾正無(wú)線傳輸中發(fā)生的位差錯(cuò)，在發(fā)送端對(duì)數(shù)據(jù)實(shí)施用于糾錯(cuò)的編碼處理，在接收端對(duì)糾錯(cuò)碼實(shí)施解碼處理。

然而，在傳播環(huán)境惡劣、極端多地發(fā)生差錯(cuò)的情況下，只用上述糾錯(cuò)處理難以完全糾錯(cuò)。因此，在移動(dòng)無(wú)線通信中，除了上述糾錯(cuò)處理之外還進(jìn)行檢錯(cuò)處理，檢測(cè)是否殘留有差錯(cuò)。代表性的檢錯(cuò)處理有CRC(CyclicRedundancy?Check，循環(huán)冗余校驗(yàn))。

以下，說(shuō)明CRC。首先，說(shuō)明CRC運(yùn)算的編碼電路。圖1是假設(shè)生成多項(xiàng)式為G(X)=1+X+X³時(shí)CRC運(yùn)算的編碼電路圖。

如圖1所示，CRC運(yùn)算的編碼電路中的移位寄存器的級(jí)數(shù)等于生成多項(xiàng)式的最高次數(shù)。各觸發(fā)器(以下，稱為“FF”)的邊界對(duì)應(yīng)于生成多項(xiàng)式的各次數(shù)，從LSB(Least?Significant?Bit：最低位)向MSB(Most?Significant?Bit：最高位)次數(shù)依次增高。

此外，如果生成多項(xiàng)式的1次以上的項(xiàng)的系數(shù)是“1”，則CRC運(yùn)算的編碼電路在與該次數(shù)對(duì)應(yīng)的各FF的邊界上插入EXOR(邏輯“異或”元件)。

接著，說(shuō)明CRC的編碼操作及CRC的解碼操作。

在CRC的編碼操作中，首先，作為第1步，將移位寄存器的內(nèi)容全部復(fù)位為“0”。接著，作為第2步，對(duì)輸入數(shù)據(jù)1位與移位寄存器的MSB進(jìn)行模2加法(modulo2-adder：1位二進(jìn)制加法)。然后，作為第3步，將第2步的模2加法結(jié)果移入到移位寄存器，并且輸入到最高次數(shù)以外的EXOR，與各FF輸出進(jìn)行模2加法，將結(jié)果輸入到下一級(jí)FF。

重復(fù)上述第2步和第3步的處理，直至沒有輸入位，最終得到的移位寄存器的內(nèi)容是CRC的編碼結(jié)果，作為冗余位被附加到輸入數(shù)據(jù)上。

另一方面，CRC的解碼操作首先進(jìn)行與上述CRC的編碼操作同樣的操作，比較其結(jié)果得到的移位寄存器的內(nèi)容和接收到的冗余位。然后，在比較的結(jié)果一致的情況下，判定為未檢測(cè)出差錯(cuò)，而如果不一致，則判定為檢測(cè)出差錯(cuò)。

這里，生成多項(xiàng)式或冗余位的位數(shù)、即移位寄存器的級(jí)數(shù)因系統(tǒng)而異，即使在同一系統(tǒng)中也有時(shí)分為多種來(lái)使用。

因此，和搭載與多種CRC運(yùn)算對(duì)應(yīng)的專用硬件相比，通過(guò)DSP(數(shù)字信號(hào)處理器)可編程地進(jìn)行處理能夠?qū)崿F(xiàn)裝置的小型化、輕量化。此外，為了實(shí)現(xiàn)便攜終端的小型化、輕量化、廉價(jià)化，在用專用LSI進(jìn)行處理的領(lǐng)域也在謀求通過(guò)DSP處理來(lái)實(shí)現(xiàn)單片化。

在用現(xiàn)有DSP來(lái)實(shí)現(xiàn)CRC運(yùn)算的情況下，需要進(jìn)行下述操作。

首先，在第1操作中，加載輸入數(shù)據(jù)，存儲(chǔ)到第1寄存器。

接著，在第2操作中，從存儲(chǔ)運(yùn)算結(jié)果的第2寄存器中提取最高次位的位置，存儲(chǔ)到第3寄存器。

接著，在第3操作中，將第2寄存器向MSB側(cè)邏輯移位1位，將結(jié)果存儲(chǔ)到第2寄存器。

接著，在第4操作中，進(jìn)行第1寄存器和第3寄存器之間的模2加法。

然后，在第5操作中，如果第4操作的結(jié)果是“0”則不更新第2寄存器的內(nèi)容，而如果是“1”則將第2寄存器和存儲(chǔ)生成多項(xiàng)式的第4寄存器之間的模2加法結(jié)果存儲(chǔ)到第2寄存器。

這樣，在現(xiàn)有DSP中，為了實(shí)現(xiàn)CRC運(yùn)算，輸入數(shù)據(jù)每1位至少需要5次操作，在將其分別用1個(gè)機(jī)器周期來(lái)執(zhí)行的情況下，最低也需要5個(gè)機(jī)器周期。實(shí)際上，第5操作的條件分支引起DSP流水線的分支損失(ペナルティ)，所以機(jī)器周期進(jìn)一步相應(yīng)增加。CRC運(yùn)算所需的DSP運(yùn)算量與需要的機(jī)器周期成比例增加。

近年來(lái)，移動(dòng)無(wú)線通信中傳輸?shù)奈凰俾侍幱诟咚倩膬A向。CRC運(yùn)算所需的DSP運(yùn)算量與位速率成比例增加。

如果DSP運(yùn)算量增加，則難以使便攜終端的電池持續(xù)很長(zhǎng)時(shí)間。此外，超過(guò)已有DSP的處理能力，使得不能由DSP來(lái)實(shí)現(xiàn)單片化。如果為了增加運(yùn)算量而使DSP高性能化，則招致DSP自身的成本上升，結(jié)果不能實(shí)現(xiàn)便攜終端的廉價(jià)化。

發(fā)明概述

本發(fā)明的第1目的在于提供一種由DSP來(lái)高效處理CRC運(yùn)算的運(yùn)算處理裝置。

該目的是如下實(shí)現(xiàn)的：根據(jù)運(yùn)算數(shù)據(jù)和輸入數(shù)據(jù)之間的模2加法的運(yùn)算結(jié)果，將使運(yùn)算數(shù)據(jù)向MSB側(cè)移位1位所得的數(shù)據(jù)和生成多項(xiàng)式的系數(shù)之間的模2加法的運(yùn)算結(jié)果、或使運(yùn)算數(shù)據(jù)向MSB側(cè)移位1位所得的數(shù)據(jù)中某一個(gè)重新作為運(yùn)算數(shù)據(jù)來(lái)存儲(chǔ)。

附圖的簡(jiǎn)單說(shuō)明

圖1是生成多項(xiàng)式G(X)=1+X+X³的CRC運(yùn)算的編碼電路圖；