[實(shí)用新型]動態(tài)目標(biāo)跟蹤連續(xù)測量儀

無效

• 申請?zhí)枺?/td>: 00242896.2
• 申請日: 2000-07-14
• 公開（公告）號: CN2419606Y
• 公開（公告）日: 2001-02-14
• 發(fā)明（設(shè)計(jì)）人: 周桂蘭
• 申請（專利權(quán)）人: 周桂蘭
• 主分類號: G01S17/50
• 分類號: G01S17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、動態(tài)目標(biāo)跟蹤連續(xù)測量儀，包括發(fā)射器、接收器、控制器和微處理器，發(fā)射器的控制端與微處理器的I/O口連接；其特征是，還包括受控計(jì)數(shù)器，受控計(jì)數(shù)器具有開始計(jì)數(shù)控制端、終止計(jì)數(shù)控制端、復(fù)位控制端和輸出端；受控計(jì)數(shù)器的輸出端與微處理器的I/O口連接，開始計(jì)數(shù)控制端與控制器的輸出端連接，終止計(jì)數(shù)控制端與接收器的輸出端連接，復(fù)位控制端與微處理器的I/O口連接。

2、根據(jù)權(quán)利要求1所述的測量儀，其特征是，還包括顯示電路，顯示電路的輸入端與微處理器的I/O口連接。

3、根據(jù)權(quán)利要求2所述的測量儀，其特征是，顯示電路包括D/A轉(zhuǎn)換器、驅(qū)動電路和廣角指針式儀表；D/A轉(zhuǎn)換器的輸入端作為顯示電路的輸入端與微處理器的I/O口連接，D/A轉(zhuǎn)換器的輸出端與驅(qū)動電路的輸入端連接，驅(qū)動電路的輸出端與廣角指針式儀表連接。

4、根據(jù)權(quán)利要求1、2或3所述的測量儀，其特征是，受控計(jì)數(shù)器包括觸發(fā)器、時(shí)鐘脈沖發(fā)生器和計(jì)數(shù)器；觸發(fā)器具有三個(gè)控制端，第一個(gè)控制端作為受控計(jì)數(shù)器的開始計(jì)數(shù)控制端與控制器的輸出端連接，第二個(gè)控制端作為受控計(jì)數(shù)器的終止計(jì)數(shù)控制端與接收器的輸出端連接，第三個(gè)控制端作為受控計(jì)數(shù)器的復(fù)位控制端與微處理器的I/O口連接；觸發(fā)器的輸出端與計(jì)數(shù)器的計(jì)數(shù)控制端連接；時(shí)鐘脈沖發(fā)生器的輸出端與計(jì)數(shù)器的計(jì)數(shù)輸入連接；計(jì)數(shù)器的輸出端作為受控計(jì)數(shù)器的輸出端與微處理器的I/O口連接。

5、根據(jù)權(quán)利要求4所述的測量儀，其特征是，觸發(fā)器采用兩個(gè)R-S觸發(fā)器，第一個(gè)R-S觸發(fā)器的(S₁)端作為受控計(jì)數(shù)器的開始計(jì)數(shù)控制端與控制器的輸出端連接，第二個(gè)R-S觸發(fā)器的(S₂)端作為受控計(jì)數(shù)器的終止計(jì)數(shù)控制端與接收器的輸出端連接，第一個(gè)R-S觸發(fā)器的(R₁)端與第二個(gè)R-S觸發(fā)器的(R₂)端共同作為受控計(jì)數(shù)器的復(fù)位控制端與微處理器的I/O口連接；第一個(gè)R-S觸發(fā)器的輸出端(Q₁)和第二個(gè)R-S觸發(fā)器的輸出端(Q₂)分別作為觸發(fā)器的兩個(gè)輸出端，它們分別與計(jì)數(shù)器的兩個(gè)計(jì)數(shù)控制端連接。

6、根據(jù)權(quán)利要求4所述的測量儀，其特征是，觸發(fā)器由集成電路(IC₁)組成，它采用MC10131雙D觸發(fā)器連接成兩個(gè)R-S觸發(fā)器；計(jì)數(shù)器由集成電路(IC₂)、(IC₃)組成，它們都采用MC10136，兩塊集成電路(IC₂)、(IC₃)組成8位16進(jìn)制記數(shù)器，2進(jìn)制輸出；對鐘脈沖發(fā)生器由集成電路(IC₄)、電阻(r₁)、可調(diào)電阻(r₂)、電容(C₁)、(C₂)、(C₃)組成，集成電路(IC₄)采用MC1658；集成電路(IC₁)的(S₁)端作為受控計(jì)數(shù)器的開始計(jì)數(shù)控制端與控制器的輸出端連接，(S₂)端作為受控計(jì)數(shù)器的終止計(jì)數(shù)控制端與接收器的輸出端連接，(R₁)和(R₂)端共同作為受控計(jì)數(shù)器的復(fù)位控制端與微處理器的I/O口連接；集成電路(IC₁)的(Q₁)端作為觸發(fā)器的一個(gè)輸出端，集成電路(IC₂)和集成電路(IC₃)的(S₂)端共同作為計(jì)數(shù)器的一個(gè)計(jì)數(shù)控制端，(Q₁)端與(S₂)端連接；集成電路(IC₁)的(Q₂)端作為觸發(fā)器的另一個(gè)輸出端，集成電路(IC₂)和集成電路(IC₃)的(S₁)端共同作為計(jì)數(shù)器的另一個(gè)計(jì)數(shù)控制端，(Q₂)端與(S₁)端連接，(Q₂)端又與微處理器的I/O連接；集成電路(IC₄)的(Q)端作為時(shí)鐘脈沖發(fā)生器的輸出端，集成電路(IC₂)和集成電路(IC₃)的(CP)端共同作為計(jì)數(shù)器的計(jì)數(shù)輸入端，(Q)端與(CP)端連接，集成電路(IC₂)和集成電路(IC₃)的(Q₀)、(Q₁)、(Q₂)、(Q₃)端作為受控計(jì)數(shù)器的輸出端與微處理器的I/O口連接。