[發明專利]非易失性半導體存儲器件及其制造方法

無效

• 申請號: 00137393.5
• 申請日: 2000-12-08
• 公開（公告）號: CN1302087A
• 公開（公告）日: 2001-07-04
• 發明（設計）人: 井口直;姬野嘉朗;角田弘昭
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王以平

1．一種非易失性半導體存儲器件，其特征在于包括：

半導體襯底；

在半導體襯底上由元件分隔絕緣膜所劃分的多個元件形成區域；

通過所述各元件形成區域的第一柵絕緣膜，分隔每個元件形成區域所形成的浮柵；

在浮柵上形成的、由元件分隔絕緣膜切斷分隔的第二柵絕緣膜；

通過第二柵絕緣膜在所述浮柵上形成的控制柵；以及

與控制柵自對準地形成的源、漏擴散層。

2．一種非易失性半導體存儲器件，其特征在于包括：

半導體襯底；

在半導體襯底上由元件分隔絕緣膜所劃分的多個元件形成區域；

通過所述各元件形成區域的第一柵絕緣膜，分隔每個元件形成區域所形成的浮柵；

在浮柵上形成的、且沿所述元件分隔絕緣膜表面上形成的凹部，跨越多個元件形成區域連續形成的第二柵絕緣膜；

通過第二柵絕緣膜在所述浮柵上形成的控制柵；以及

與控制柵自對準地形成源、漏擴散層。

3．根據權利要求1或2的非易失性半導體存儲器件，其特征在于，所述第二柵絕緣膜是氧化硅膜/氮化硅膜/氧化硅膜的層疊膜。

4．一種非易失性半導體存儲器件的制造方法，其特征在于包括以下工序：

在半導體襯底上形成劃分元件形成區域的元件分隔絕緣膜；

通過所述半導體襯底上的第一柵絕緣膜淀積第一柵電極材料膜和第二柵絕緣膜；

蝕刻所述第二柵絕緣膜及其之下的第一柵電極材料膜；在所述元件分隔絕緣膜上形成分隔所述第一柵電極材料膜的隔縫；

在所述第一柵電極材料膜側面形成絕緣膜之后，淀積第二柵電極材料膜；

依次蝕刻所述第二柵電極材料膜、第二柵絕緣膜、第一柵電極材料膜；布圖形成所述第一柵電極材料膜構成的浮柵和所述第二柵電極材料膜構成的控制柵；以及

形成與所述控制柵自對準的源、漏擴散層。

5．一種非易失性半導體存儲器件的制造方法，其特征在于包括以下工序：

在半導體襯底上形成劃分元件形成區域的元件分隔絕緣膜；

通過所述半導體襯底上的第一柵絕緣膜淀積第一柵電極材料膜和第二柵絕緣膜；

蝕刻所述第二柵絕緣膜及其之下的第一柵電極材料膜，在所述元件分隔絕緣膜上形成分隔第一柵電極材料膜的隔縫；

依次淀積第三柵絕緣膜和第二柵電極材料膜；

依次蝕刻所述第二柵電極材料膜、第三和第二柵絕緣膜、第一柵電極材料膜，布圖形成所述第一柵電極材料膜構成的浮柵和所述第二柵電極材料膜構成的控制柵；以及

形成與所述控制柵自對準的源、漏擴散層。

6．一種非易失性半導體存儲器件的制造方法，其特征在于包括以下工序：

在半導體襯底上形成劃分元件形成區域的元件分隔絕緣膜；

通過所述半導體襯底上的第一柵絕緣膜淀積第一柵電極材料膜；

蝕刻所述第一柵電極材料膜，在所述元件分隔絕緣膜上形成分隔所述第一柵電極材料膜的第一隔縫；

在所述第一柵電極材料膜和元件分隔絕緣膜上淀積第二柵絕緣膜；

蝕刻與所述第二柵絕緣膜的所述第一隔縫重合的部分，在所述元件分隔絕緣膜上形成分隔第二柵絕緣膜的第二隔縫；

淀積第二柵電極材料膜；

依次蝕刻所述第二柵電極材料膜、第二柵絕緣膜、第一柵電極材料膜，布圖形成所述第一柵電極材料膜構成的浮柵和所述第二柵電極材料膜構成的控制柵；

形成與所述控制柵自對準的源、漏擴散層。

7．一種非易失性半導體存儲器件的制造方法，其特征在于包括以下工序：

在半導體襯底上形成劃分元件形成區域的元件分隔絕緣膜；

通過所述半導體襯底上的第一柵絕緣膜淀積第一柵電極材料膜；

蝕刻所述第一柵電極材料膜，在所述元件分隔絕緣膜上形成分隔所述第一柵電極材料膜的隔縫；

蝕刻所述隔縫露出的所述元件分隔絕緣膜表面，形成凹部；

在所述第一柵電極材料膜和元件分隔絕緣膜上，通過第一柵絕緣膜淀積第二柵電極材料膜；

依次蝕刻所述第二柵電極材料膜、第二柵絕緣膜、第一柵電極材料膜，布圖形成所述第一柵電極材料膜構成的浮柵和所述第二柵電極材料膜構成的控制柵；以及

形成與所述控制柵自對準的源、漏擴散層。