[發明專利]具有掃描路徑電路的半導體電路

無效

• 申請號: 00136650.5
• 申請日: 2000-09-03
• 公開（公告）號: CN1305226A
• 公開（公告）日: 2001-07-25
• 發明（設計）人: 小野寺岳志
• 申請（專利權）人: 索尼公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01R31/317
• 代理公司: 柳沈知識產權律師事務所
• 代理人: 黃小臨

本發明涉及一種包括數字邏輯電路和掃描路徑電路的半導體電路，用于使用該掃描路徑電路執行數字邏輯電路的測試和故障分析。

在半導體電路中安裝并使用一種掃描路徑電路，為的是便于用于數字邏輯電路的生產裝運測試的測試碼型的準備并便于邏輯電路的故障分析。掃描路徑電路通過把復雜電路分開為觸發器和組合電路而使得能夠處理復雜電路，并便于電路測試、故障分析等，因此當前被廣泛應用在具有復雜的處理和計算功能并包括大規模的順序電路的LSI(大規模集成電路)中。

圖1是包括掃描路徑電路的半導體電路的一個示例圖。如圖中所示，半導體電路包括組合電路C81和掃描路徑電路F81與F82。

組合電路C81根據輸入數據N_in執行預定的數字信號處理和邏輯運算并輸出處理結果N_out。

掃描路徑電路F81與F82分別由多個觸發器組成。觸發器由公共的輸入掃描路徑使能信號SE和時鐘信號CK控制。

掃描路徑電路F81連續把輸入數據S_in1移位向輸出側并輸出輸出信號S_out1。測試碼型根據輸入數據S_in1由掃描路徑電路F81形成，用于測試組合電路C81的操作，測試碼型(pattern)的每個位的數據，即包括掃描路徑電路F81的每個觸發器的保持數據被傳送到組合電路C81，并且組合電路C81的處理結果被傳送到掃描路徑電路F81并通過掃描路徑電路F81連續輸出到輸出側。掃描路徑電路F82基本上以與掃描路徑電路F81相同的方式操作。注意在組合電路C81中提供的掃描路徑電路的數目在該例中是2，但是可提供僅一個或多個的掃描路徑電路。

如上面解釋的那樣，除了具有預定的處理功能的組合電路C81，在半導體電路中提供了掃描路徑電路F81和F82并且通過掃描路徑電路形成測試碼型還把測試碼型提供給組合電路C81，或者組合電路C81的處理結果被提取并作為串行數據被連續輸出。因此，在出廠之前進行的組合電路C81的功能測試和誤差分析等變得簡單，并且可高效地進行具有復雜處理功能的LSI的測試和分析。

在上述的傳統的半導體電路中，通過使用掃描路徑電路容易執行逆向工程。逆向工程意味著基于實際的LSI或模擬的模型找到LSI內的邏輯電路的配置。這易于導致違反知識產權，例如復制別人的產品。舉例說，在使用掃描路徑電路的LSI中，可在觸發器中設置任何值并且觸發器的值可自由地被讀出，所以容易猜出組合電路是如何構成的以及該電路如何通過觸發器的輸入/輸出數據來進行工作。因此，出現的缺點在于制造半導體電路的制造商必須采取措施來防止逆向工程，例如停止使用掃描路徑電路或依賴于內置的自我測試(BIST)等。

圖2是具有內置的自測試功能的半導體電路的一個示例圖。如圖中所示，半導體電路包括組合電路C91、偽隨機數產生電路B91、數據壓縮電路B92和掃描路徑電路F91與F92。這里組合電路C91和掃描路徑電路F91與F92基本上與圖1所示的半導體電路的各個電路相同。偽隨機數產生電路B91和數據壓縮電路B92在下面解釋。

偽隨機數產生電路B91根據輸入信號S_in1和S_in2產生偽隨機數串，并輸入產生的偽隨機數串到掃描路徑電路F91與F92。圖3表示偽隨機數產生電路B91的配置的一種示例。如圖中所示，偽隨機數產生電路B91包括串行連接的n個觸發器(n是自然數)和一個邏輯門。預定的觸發器的輸出數據的異或被反饋到第一觸發器。具有周期(2n-1)的偽隨機數串由以這種方式配置的偽隨機數產生電路B91產生。從外部輸入的數據S_in1和S_in2經異或電路XOR1和XOR2被輸入到第一和第二觸發器F101和F102，從而偽隨機數產生電路B91產生的偽隨機數串的初始值根據輸入數據而被設置。而且，數據B_in1和B_in2從異或電路XOR1和XOR2的輸出端被輸出并分別被提供給掃描路徑電路F91與F92。