[發(fā)明專利]快速哈達(dá)瑪變換裝置

無效

• 申請?zhí)枺?/td>: 00136131.7
• 申請日: 2000-12-25
• 公開（公告）號: CN1302126A
• 公開（公告）日: 2001-07-04
• 發(fā)明（設(shè)計）人: 東海林隆
• 申請（專利權(quán)）人: 日本電氣株式會社
• 主分類號: H04J13/02
• 分類號: H04J13/02
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 朱進(jìn)桂

本發(fā)明涉及快速哈達(dá)瑪變換裝置，特別是適合于在CDMA(碼分多址)移動通信系統(tǒng)中執(zhí)行擴(kuò)展信號的正交調(diào)制的變換裝置。

在使用普遍認(rèn)為將作為下一代標(biāo)準(zhǔn)移動通信方法的CDMA通信方法的移動通信系統(tǒng)中，在該系統(tǒng)中的移動通信終端可以使用相同的頻帶在多個信道之中同時地通信。此外，擴(kuò)展頻譜通信方法被使用于CDMA移動通信系統(tǒng)。

擴(kuò)展頻譜通信方法可以通過沃爾什正交調(diào)制技術(shù)實現(xiàn)，該技術(shù)使用沃爾什碼以致在每個信道相關(guān)函數(shù)變成零。如此說，應(yīng)該注意到沃爾什碼可以由元素“+1”和“-1”構(gòu)成的哈達(dá)瑪變換矩陣表示。

在沃爾什正交調(diào)制中的，基于蝶式計算的高速率或快速處理可以通過執(zhí)行使用哈達(dá)瑪變換矩陣的哈達(dá)瑪變換得以實現(xiàn)。使得能夠進(jìn)行基于蝶式計算的這樣的高速率或快速哈達(dá)瑪變換的裝置可以被稱作快速哈達(dá)瑪變換(FHT)裝置。

常規(guī)的快速哈達(dá)瑪變換裝置在蝶式計算中執(zhí)行加法和減法。明確的說，加法是通過使用n/2(P-1+log₂n)位加法器執(zhí)行的，同時減法是通過使用n/2(P-1+log₂n)位減法器執(zhí)行的。為了簡短描述，將設(shè)定數(shù)字化位的數(shù)字是由P代表而第n順序哈達(dá)瑪變換是如下實現(xiàn)的。尤其是本描述將主要地是圍繞第八階的快速哈達(dá)瑪變換。

目前，在日本的公開出版No.H06-301711(即，301711/1994)“快速哈達(dá)瑪變換裝置”中透露了常規(guī)的快速哈達(dá)瑪變換裝置。

然而，在該常規(guī)的快速哈達(dá)瑪變換裝置中，如果用于計算的位(比特)數(shù)被增加到k倍，那么該裝置不得不在規(guī)模上放大到3k倍。這是因為在常規(guī)的快速哈達(dá)瑪變換中為每一位應(yīng)該準(zhǔn)備三個鎖存器，那就是說，輸入鎖存器，具有選擇器的鎖存器以及輸出鎖存器。

更進(jìn)一步，由于加法和減法在蝶式計算中是彼此并行進(jìn)行的，不只是每一加法器而減法器應(yīng)該處理等于(P-1+Log₂n)的比特數(shù)，而且每一鎖存器應(yīng)該包括相等于(P-1+log₂n)的比特數(shù)的寄存器級。

由于裝置規(guī)模的增加使制造成本增加，所以生產(chǎn)這樣的快速哈達(dá)瑪變換裝置作為門陣列不是理想的。而且，要制造和檢驗每一塊以及在相同的塊中重復(fù)的安排布線需要大量的時間和工作。這是因為這樣的塊彼此具有不同的功能，而且是由不同的電路元件構(gòu)成的，比如具有選擇器的鎖存器，不具有選擇器的鎖存器等等。

因此，本發(fā)明的目的是提供一種快速哈達(dá)瑪變換裝置，它能夠以小規(guī)模配置而且在短時間內(nèi)，即，在短的進(jìn)程TAT(周轉(zhuǎn)時間)內(nèi)做出，即使要被處理的比特數(shù)增加也是如此。

根據(jù)本發(fā)明的第一方面，提供了一種快速哈達(dá)瑪變換裝置，它變換其中每一個是由P比特構(gòu)成的輸入數(shù)據(jù)的n個元素。該裝置包括：n的移位寄存器單元，每一移位寄存器單元在預(yù)先確定輸入時間輸入相應(yīng)的輸入數(shù)據(jù)的元素，并且連續(xù)地輸出輸入數(shù)據(jù)中的比特，n/2的蝶式計算單元，每一蝶式計算單元接收來自n個移位寄存器單元中的兩個移位寄存器單元的比特，并且對該兩個比特執(zhí)行加法和減法以向確定的移位寄存器單元提供每一運(yùn)算結(jié)果。

根據(jù)本發(fā)明的第二方面，提供一種本發(fā)明第一方面的快速哈達(dá)瑪變換裝置，而且在該裝置中，每一移位寄存器單元作為輸出鎖存器工作，用于在預(yù)先確定的輸出時間保持來自一個蝶式計算單元的(p+log₂n)信號，并且響應(yīng)在其它時間從蝶式計算單元輸入的輸入數(shù)據(jù)和信號作為移位寄存器的(p+log₂n)步工作。

根據(jù)本發(fā)明的第三方面，提供了基于本發(fā)明第二方面的一種快速哈達(dá)瑪變換裝置，在該裝置中，每一蝶式計算單元包括一加法器，該加法器對由不同的移位寄存器單元移位的兩比特和在以前加法中儲存的進(jìn)位執(zhí)行加法，一減法器，它對由不同的移位寄存器單元移位的兩個比特以及在以前減法中儲存的一借位比特執(zhí)行減法。

根據(jù)本發(fā)明的第四方面，提供了一種基于本發(fā)明第三方面的快速哈達(dá)瑪變換裝置，在該裝置中，每一進(jìn)位位以及借用位被儲存在一延遲電路中，該延遲電路在每個(log₂n^*(p+log₂n)移位時間被置于初始狀態(tài)。