[發明專利]濺射銅用自離化的等離子體

無效

• 申請號: 00135989.4
• 申請日: 2000-10-08
• 公開（公告）號: CN1301880A
• 公開（公告）日: 2001-07-04
• 發明（設計）人: 托尼·P·常;余·D·叢;丁佩軍(音譯);付建明(音譯);霍華德·H·唐;安尼史·托利亞
• 申請（專利權）人: 應用材料有限公司
• 主分類號: C23C14/35
• 分類號: C23C14/35;C23C14/14;H01L21/3205;H01L21/283
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

本發明一般涉及濺射，具體涉及半導體集成電路制備中銅的濺射沉積。

半導體集成電路一般包括多層面的涂覆金屬以便在大量活性半導體元件之間提供電連接。先進的集成電路，尤其是那些微處理器可包括五個或多個涂覆金屬層面。過去，鋁有幸用作涂覆金屬，而銅已在先進的集成電路中被開發作涂覆金屬。

圖1說明一般涂覆金屬層面的截面圖。底層面的層10包括傳導性部件12。如果底層面層10是一種底層面的介質層如硅石或其他絕緣材料，傳導性部件12可以是底層面銅的金屬化，則認為上層面金屬化的垂直部分從中經過，因為它互聯兩個層面的涂覆金屬。如果底層面層10是硅層，傳導性部件12可以是一種摻雜的硅區，則認為上層面金屬化的垂直部分是一種接觸，因為它電接觸硅。上層面介質層14沉積在底層面介質層10和底層面涂覆金屬12之上。還可以有其他形態如包括線路和溝槽的洞孔。而且在下文敘述的雙重鑲嵌和類似互聯結構中，洞孔可包括復雜的形態。在一些應用中，洞孔可以不穿過介質層。下文所討論的僅涉及從中穿過的洞孔，但大多數情況下該討論可等效地良好用于其他類型的洞孔，這只是本領域熟知有限的改良。

介質通常是使用原硅酸四乙酯(TEOS)作前體進行等離子增強化學汽相沉積(PECVD)形成的硅氧化物。然而也考慮其他組成的低K材料和沉積技術，本發明對它們同樣適用。所開發的某些低K介質以硅酸鹽為特征，如氟化硅酸鹽玻璃。下文僅直接敘述硅酸鹽(氧化物)介質，但本發明可用于大部分其他介質。

上層面介質層14內刻蝕通孔，在硅酸鹽介質情況下，通常使用氟基等離子刻蝕工藝。在先進的集成電路中，通孔的寬度小到0.18μm甚或更小。介質層14的厚度一般至少0.7μm，有時是其兩倍，洞孔的深寬比可以是4或更大。有人建議用6和更大的深寬比。另外，在大多數情況下通孔應有縱向圖案。

襯里層16保形地沉積在下部和洞孔一側并在介質層14之上。襯里層16實施幾個功能。它在介質和金屬之間起粘結作用，因為金屬薄膜趨于從氧化物上脫落。它還起阻擋層作用抵抗氧化物類介質和金屬之間的互相擴散。它還起籽晶和成核層作用，促進均勻粘覆和生長以及金屬沉積填充洞孔的低溫回流能力，并使獨立的籽晶層成核均勻生長。

然后，例如是銅的金屬層18沉積在襯里層16上部填充洞孔并覆蓋介質層14頂部。通過金屬層18平面部分的選擇刻蝕一般讓鋁金屬涂層圖案化成為水平互連。然而對銅金屬化的優選技術，叫作雙重鑲嵌，在介質層14內形成兩個連接部分的洞孔，首先是穿過介質層下部部分的狹窄通道，其次是在相互連接通道的表面部分寬闊的溝槽。金屬沉積后進行化學機械拋光(CMP)，去除介質氧化物上相對柔軟的銅而止于較硬的氧化物。結果，上層面的多重銅填充溝槽，類似于下一個較低層面的傳導性部件12，彼此是絕緣的。銅填充溝槽在銅填充通道之間起水平互相連接的作用。雙重鑲嵌和CMP的聯合排除了需要刻蝕銅。對雙重鑲嵌已開發了多層結構和刻蝕工序，并且其他金屬化結構也有類似的建造需求。

填充通孔和類似的高深寬比結構，如雙重鑲嵌所遇到的，已不斷受到要求不斷加大深寬比的挑戰。4∶1的深寬比最為一般，而且該數值將進一步增大。深寬比定義為洞孔深度與洞孔最狹窄的寬度(通常在靠近其頂部表面)之比。0.18μm的洞孔寬度也是最普通的并且該數值會進一步縮小。在氧化物介質內形成先進的銅互連方面，阻擋層的形成趨于將成核或籽晶層顯然分開。擴散阻擋層由Ta/TaN,W/WN,Ti/TiN或其他結構的雙分子層形成、阻擋層的厚度一般是10-50nm。對于銅互連，發現必須沉積一層或多層銅以滿足成核和籽晶功能。下文的討論將說明形成銅成核和籽晶層以及最終的銅填充洞孔。