[發明專利]半導體器件的制造方法和設備

無效

• 申請號: 00133333.X
• 申請日: 2000-11-24
• 公開（公告）號: CN1298201A
• 公開（公告）日: 2001-06-06
• 發明（設計）人: 池田真義
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/302;H05H1/46
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 穆德駿,方挺

本發明涉及半導體器件的制造方法，具體涉及這樣一種制造半導體器件的方法，其在去除抗蝕劑表面的硬化層時可以減少對基底層的破壞。

隨著半導體器件集成度越來越高以具有更高的性能，用于在各種材料上進行精細加工的干腐蝕技術也需要加以改進。半導體制造工業需要生產各種類型但批量較少的產品如ASIC(專用IC)。在這種情況下，單個晶片干腐蝕器已經取代批量干腐蝕器成為主流。但是，要求單個晶片干腐蝕器能夠提高對每個晶片的腐蝕速率，以實現與批量干腐蝕器相同的產出。為了提高腐蝕速率，單個晶片干腐蝕器在反應氣種的增加的入射能量下進行腐蝕。

由于反應氣種的入射能量大大增加，抗蝕劑表面暴露于強大的離子或電子能量下。結果，抗蝕劑表面變硬，會出現硬化的表面層。這種具有硬化表面的抗蝕劑在后面的步驟中可以不完全地灰化。否則，硬化表面層可以被散射以形成粒子。這樣會使半導體器件的產出率變差。

而且，因為高能量的離子被注入到基底層，基底層被破壞，這樣被破壞的層會出現在基底層的表面上。被破壞的層也將使半導體器件的器件特性變差。

現在將參考圖6A至6C說明具有高能量的活性物質在腐蝕中的問題。如圖6A所示，要被加工的半導體晶片具有基底層601，其中形成有栓塞(plug)602(基底)、在基底層上形成的層間膜603、以及在層間膜603上形成的作為腐蝕掩模的抗蝕劑604。

抗蝕劑604的表面在此工藝的整個過程中暴露于高能量的離子或電子中。結果，抗蝕劑604的表面被硬化，這樣就如圖6B所示形成了硬化的抗蝕劑表面層605。當高能量離子被注入到栓塞602中時，栓塞602的表面被離子注入所損壞，從而如圖6B所示形成損壞的層606。

這樣形成的硬化的抗蝕劑表面層605和損壞的層606在灰化后保留下來，如圖6C所示。這種殘留物應當被去掉，因為它們將使半導體器件的性能變差。

硬化的抗蝕劑表面層605和損壞的層606可以在為它們各自準備的去除步驟中去掉。但是，這種附加的步驟會使產量下降或成本增加。日本未審查專利申請公開No.H6-177092公開了一種用于去除硬化的抗蝕劑表面層605或損壞的層606而不會由于增加步驟數目而降低產量或增加成本的方法。該公開的方法采用了包括O₂(氧氣)的等離子發生氣體用于去除工藝。

在該方法中，ECR(電子回旋加速器諧振)等離子腐蝕器利用包括碳氟化合物的腐蝕氣體腐蝕硅化物層，并在腐蝕后引入O₂以產生ECR等離子體。硬化的抗蝕劑表面層和損壞層被等離子體發生過程中產生的氧(O)根、或由殘留氣體與O₂反應所產生的氟(F)根所去除。在腐蝕過程中向硬化的抗蝕劑表面層和損壞層施加RF(射頻)偏置，而在腐蝕后切斷RF偏置。這樣，硬化的抗蝕劑表面層和損壞層被去除。也就是說，RF偏置被切斷以降低活性物質例如離子的能量。結果，在不過度腐蝕硅化合物層的情況下將硬化的抗蝕劑表面層和損壞層去除。

該方法可用于ECR等離子體腐蝕器等中，它們對每個襯底在每個處理中進行灰化，但是，其不適合于具有由硅(Si)制成的上電極的平行板等離子體腐蝕器。

圖7顯示了平行板等離子體腐蝕器701。腐蝕器701包括腐蝕室702，其容納有一對平行的板電極：上電極703和下電極/晶片座704。利用一靜電吸附臺705，目標晶片W被吸附到下電極/晶片座704。從高頻電源706(用于上電極)和707(用于下電極)分別向上電極703和下電極/晶片座704提供高頻電能。該電源產生用于腐蝕的高密度等離子體P。

在氧化硅(SiOx)膜在上述平行板等離子體腐蝕器701中被碳氟化合物腐蝕時，高密度等離子體幫助分離碳氟化合物，這樣，經常產生大量的F根。過量產生的F根減少了SiOx膜對除SiOx膜以外的硅化合物膜或對抗蝕劑的選擇比。這對于精細蝕刻是不利的。為了減少過量產生的F根，上電極703由硅制成，其具有對F根的強反應特性。即，過量產生的F根被上電極的硅捕獲，從而減少了F根。

如上所述，向上電極703提供高頻電能。在上電極703由硅制成的情況下，活性腐蝕物質與上電極703碰撞，從而使上電極703發生濺射。結果，Si原子經常從上電極703彈出飛向抗蝕劑表面層。淀積在抗蝕劑表面上的硅原子可以形成硬化的抗蝕劑表面層。