[發明專利]水平同步信號的鎖相環電路

無效

• 申請號: 00126226.2
• 申請日: 2000-08-23
• 公開（公告）號: CN1285681A
• 公開（公告）日: 2001-02-28
• 發明（設計）人: 松井俊也
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: H04N5/06
• 分類號: H04N5/06;H03L7/08
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 吳增勇,張志醒

1．一種用于水平同步信號的鎖相環(PLL)電路，它包括電壓控制振蕩器(VCO)和相位比較器，其中所述相位比較器把輸入的水平同步信號的相位與反饋的返回(RET)信號的相位加以比較，檢測通過上述比較獲得的相位差值，并將所述相位差值送到VCO，所述RET信號是由從所述VCO輸出的信號分頻而得到的、并具有與所述水平同步信號同步的分頻頻率，所述PLL電路鎖定這些相位以維持同步狀態，所述PLL電路的特征在于還包括：

一個開關，它設置在所述比較器的輸出側，并且在水平同步信號輸入期間把所述檢測到的相位差值連接到所述VCO。

2．按照權利要求1的用于水平同步信號的PLL電路，其特征在于還包括第一延遲電路，用來輸入所述水平同步信號，并給所述信號預定的延遲時間，并且把所述延遲后的信號送到所述相位比較器。

3．按照權利要求2的用于水平同步信號的PLL電路，其特征在于還包括輸入RET信號的第二延遲電路，后者給予所述RET信號一個與所述延遲時間相同的預定延遲時間，并且將所述延遲后RET信號輸出到所述相位比較器。

4．一種用于水平同步信號的鎖相環(PLL)電路，它包括包含電荷泵電路的相位比較器、電壓控制振蕩器(VCO)、自動頻率控制(AFC)濾波器和分頻電路，其中通過以下方法來構成環形電路以便輸入所述水平同步信號：把所述相位比較器的輸出端連接到所述VCO和所述AFC濾波器；把所述VCO的輸出端連接到所述分頻電路；以及把從所述分頻電路輸出的返回(RET)信號連接到所述相位比較器，所述PLL電路的特征在于還包括：

一個開關，它設置在所述比較器的輸出側，用來檢測和輸出所述水平同步信號與所述RET信號之間的相位差值，并且在提供所述水平同步信號期間把檢測到的相位差值連接到所述VCO。

5．按照權利要求4的用于水平同步信號的PLL電路，其特征在于還包括設置在所述相位比較器輸入側的第一延遲電路，用來輸入所述水平同步信號、使所述信號具有預定的延遲時間、并把所述延遲后的信號輸出到所述相位比較器。

6．按照權利要求5的用于水平同步信號的PLL電路，其特征在于還包括設置在所述相位比較器輸入側的用于所述RET信號的第二延遲電路，用來使所述RET信號具有與所述延遲時間相同的預定延遲時間、并將所述延遲后的RET信號輸出到所述相位比較器。