[發明專利]復合疊層板及其制造方法

有效

• 申請號: 00122800.5
• 申請日: 2000-08-09
• 公開（公告）號: CN1283549A
• 公開（公告）日: 2001-02-14
• 發明（設計）人: 黑田茂之;龜田裕和;中尾修也;田中謙次;小島勝
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: B32B17/06
• 分類號: B32B17/06;B32B18/00;H05K1/03
• 代理公司: 上海專利商標事務所
• 代理人: 白益華

本發明涉及復合疊層板及其制造方法。本發明具體涉及包含玻璃和陶瓷材料并適用于多層電路板的復合疊層板，而且還涉及它的制造方法。

隨著芯片元件尺寸和重量的減小，安裝芯片元件的電路板的尺寸和重量也需要相應地減小。例如，玻璃陶瓷的多層電路板就可有效地滿足這個要求，因為玻璃陶瓷多層電路板便于進行高密度的布線和減小基材本身的厚度及重量。

玻璃陶瓷多層電路板通常按如下方式形成。提供含有玻璃粉末和陶瓷粉末這兩者的許多層生坯片。內部導體例如內部電極通過例如印刷方法形成在每個具體的生坯片上。將這些生坯片堆疊起來，進行壓制，然后進行熱處理。最后，形成外部的導電膜例如外電極。

為了在玻璃陶瓷多層電路板的外表面上進行高密度布線，必須在基材表面上形成精細的線路圖案。因此必須改善基材的表面光滑度。

表面光滑度的這種改善不僅需要在構成外表面的生坯片內使用精細研磨的陶瓷粉末，也需要在其他生坯片內使用精細研磨的玻璃粉末。然而，制備精細研磨的玻璃粉末，與陶瓷粉末的研磨相比較為困難，而且會增加加工成本。結果是，用來進行高密度布線的玻璃陶瓷多層電路板就很昂貴。

因此，本發明的一個目的是提供價格較為低廉的便于進行高密度布線的玻璃陶瓷多層電路板，和制造該種玻璃陶瓷多層電路板的方法。

根據本發明的一個方面，復合疊層板包括至少一層含玻璃的第一片層，和至少一層含陶瓷顆粒的第二片層，它與第一片層相接觸。其中第二片層構成復合疊層板的至少一個主表面，第二片層內的陶瓷顆粒是未燒結的，使包含于第一片層內的玻璃熔化，部分地滲入第二片層，使陶瓷顆粒彼此粘結。

在本發明的復合疊層板中，第一片層優選還含有陶瓷填料。

當本發明的復合疊層板用作多層電路板時，由第二片層提供的主表面可用作在其上面構成多層電路板部分線路的外導電膜的一個表面。

構成多層電路板部分線路的內部導體可以提供在復合疊層板的內部。

根據本發明的另一方面，復合疊層板的制造方法包括如下步驟：第一步，制備一個復合疊層板生坯，它包括至少一層含玻璃的第一片層，和至少一層含陶瓷顆粒的第二片層，第二片層與第一片層接觸，第二片層構成復合疊層板的至少一個主表面；第二步，在一定溫度下對復合疊層板生坯進行熱處理，該溫度應不引起陶瓷顆粒的燒結但要使玻璃熔化，目的是通過第一片層內玻璃的熔化使第一片層粘結起來，而且使熔化的部分玻璃滲入第二片層內，使陶瓷顆粒彼此粘結。

在復合疊層板的制造方法的第一步中，優選的是第一片層內的玻璃是用粉末，第二片層內的陶瓷顆粒的粒度則小于玻璃粉末的粒度。

在第一步中，第一片層優選還含有陶瓷填料。

在第一步中，第一片層可以先單獨制造，然后將第二片層形成在第一片層上。另一種辦法，是第一片層和第二片層各自都可以先單獨制造，然后將第一片層和第二片層堆疊起來，形成復合疊層板的生坯。

當該方法用作制造多層電路板的方法時，構成多層電路板部分線路的外導電膜可以形成在至少一個由第二片層形成的主表面上。

構成多層電路板部分線路的內部導體可以形成在復合疊層板生坯的內部。

根據本發明，第二片層的表面粗糙度基本上取決于包含在第二片層內陶瓷顆粒的粒度。因此，即使當第一片層的生坯片含有粒度較大的玻璃粉末時，在第二片層中使用細小陶瓷顆粒也可改進該片層的表面光滑度，即改進復合疊層板主表面的表面光滑度。因此，就能夠無需對玻璃粉末進一步研磨，就可以較小的成本制成本發明的復合疊層板。此外，當第一片層除了玻璃還含有陶瓷填料時，能夠進一步提高復合疊層板的機械強度。

根據本發明，第二片層的表面粗糙度基本上取決于包含在第二片層內陶瓷顆粒的粒度。因此，即使當第一片層的生坯片含有粒度較大的玻璃粉末時，在第二片層中使用細小陶瓷顆粒也可改進該片層的表面光滑度、即改進復合疊層板主表面的表面光滑度。因此，就能夠無需對玻璃粉末進一步研磨、就可以較小的成本制成本發明的復合疊層板。當這種復合疊層板用作電路板時，就能夠沒有問題地在其主表面上形成具有精細圖案的外導電膜，在電路板上形成高密度的線路。另外，當第一片層除了玻璃還含有陶瓷填料時，能夠進一步提高復合疊層板的機械強度。

圖1A是本發明一個實施方式的復合疊層板生坯的示意剖面圖；圖1B是圖1A的復合疊層板在熱處理后的示意性剖面圖。

圖2A是本發明另一個實施方式的復合疊層板生坯的示意剖面圖；圖2B是圖2A的復合疊層板在熱處理后的示意性剖面圖。

圖3是應用到多層電路板的復合疊層板的示意性剖面圖。