[發明專利]用于獲得偽噪聲碼的裝置以及直接序列分多址接收機

無效

• 申請號: 00121641.4
• 申請日: 2000-05-25
• 公開（公告）號: CN1275841A
• 公開（公告）日: 2000-12-06
• 發明（設計）人: 李康珉
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H04B1/707
• 分類號: H04B1/707;H04B1/06
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 付建軍

1.一種用于獲得偽噪聲(PN)碼的裝置，包括：

一個PN碼發生器，用于產生K個PN碼；

一個多路復用器，用于根據在K個PN碼之中選為基準碼的PN碼的值把接收的信號乘以+1或-l，并且輸出相乘結果；

2^K-1個累加器，用于根據預定的控制信號累加多路復用器的輸出；

一個選擇器，用于輸出控制信號以使多路復用器的輸出可根據不包括基準碼的(K-1)個碼的值輸入到其中的一個累加器中；

一個可編程加法器，用于根據預定的規則把累加器的輸出彼此相加并且輸出K個相關值；以及

一個鑒別器，用于輸出相關值大于K個相關值中的預定值的PN碼。

2.根據權利要求1所述的裝置，其中該選擇器包括：

(K-1)個異或運算器，用于對基準碼和(K-1)個碼執行異或運算；

(K-1)比特寄存器，用于存儲異或運算器的輸出；以及

一個轉換器，用于通過把寄存器的輸出看作累加器的地址而選擇2^K-1個累加器中的一個并且把多路復用器的輸出輸入到所選的累加器中。

3.一種用于獲得PN碼的裝置，包括：

一個PN碼發生器，用于產生具有K個不同相位的N-比特序列的PN碼；

一個基準碼存儲部分，用于存儲由PN碼發生器產生的K個N-比特碼序列中的一個；

N個分接延遲線，用于延遲接收信號N次；

一個乘法器，用于把第N個分接延遲線的輸出與存儲在基準碼寄存器中的PN碼相乘；一個輔加法器，用于根據預定規則把產生的PN碼分組，根據存儲在基準碼寄存器中的碼比特所屬的細在每個組中把乘法器的輸出彼此相加，并且獲得2^K-1個子和數；

一個可編程加法器，用于根據預定規則把輔加法器的輸出彼此相加并且輸出K個相關值；以及

一個鑒別器，用于輸出相關值大于K個相關值中的預定閾值的PN碼。

4.一種直接序列碼分多址(DS-CDMA)接收機，用于搜索包含于接收信號中的PN碼并且使用搜索的PN碼解擴和解調接收的信號，該接收機包括：

一個PN碼發生器，用于產生具有K個不同相位的N-比特序列的PN碼；

一個利用碼分組的碼同步裝置，用于根據預定規則把PN碼發生器產生的K個PN碼分組；確定K個PN碼中的一個為基準碼；在每組中把接收信號和基準碼相乘的結果求和；確定相關值大于根據預定規則把求和值相加而獲得的K個相關值中的閾值的PN碼是包含于接收信號中的PN碼；并且把確定的PN碼的相位與接收信號的相位同步；

一個解擴器，用于使用確定的PN碼解擴接收的信號；以及

一個解調器，用于解調解擴的信號。

5.根據權利要求4所述的DS-CDMA，其中利用碼分組的碼同步裝置包括：

一個利用碼分組的碼獲取器511，用于根據預定規則把K個PN碼分組；確定K個PN碼中的一個為基準碼；在每個組中把接收信號和基準碼的相乘結果求和；并且把相關值大于根據預定規則把求和值相加而獲得的K個相關值中的閾值的PN碼作為包含于接收信號中的PN碼；以及

一個碼跟蹤器512，使確定的PN碼的相位與接收信號的相位同步。

6.根據權利要求5所述的DS-CDMA，其中根據碼分組的碼獲取器包括：

一個多路復用器，用于根據在由PN碼發生器產生的K個PN碼中選作基準碼的PN碼的值把接收的信號乘以+1或-1，并且輸出相乘結果；

2^K-1個累加器，用于根據預定的控制信號累加多路復用器的輸出；

一個選擇器，用于輸出控制信號以使多路復用器的輸出可根據不包括基準碼的(K-1)個碼的值輸入到其中的一個累加器中；

一個可編程加法器，用于根據預定的規則把累加器的輸出彼此相加并且輸出K個相關值；以及

一個鑒別器，用于輸出相關值大于K個相關值中的預定值的PN碼。

7.根據權利要求1所述的DS-CDMA，其中該選擇器包括：

(K-1)個異或運算器，用于對基準碼和(K-1)個碼執行異或運算；

(K-1)比特寄存器，用于存儲異或運算器的輸出；以及

一個轉換器，用于通過把寄存器的輸出看作累加器的地址而選擇2^K-1個累加器中的一個，并且把多路復用器的輸出輸入到所選的累加器中。

8.根據權利要求5所述的DS-CDMA，其中

一個基準碼存儲部分，用于存儲由PN碼發生器產生的K個N-比特碼序列中的一個；N個分接延遲線，用于延遲接收信號N次；

一個乘法器，用于把第N個分接延遲線的輸出與存儲在基準碼存儲部分中的PN碼相乘；

一個輔加法器，用于根據預定規則把產生的PN碼分組，根據存儲在基準寄存器中的碼比特所屬的組把每個組中的乘法器的輸出彼此相加，并且獲得2^K-1個子和數；

一個可編程加法器，用于根據預定規則把輔加法器的輸出彼此相加并且輸出K個相關值；以及

一個鑒別器，用于輸出相關值大于K個相關值中的預定閾值的PN碼。