[發明專利]輸出緩沖器電路

無效

• 申請號: 00120085.2
• 申請日: 2000-05-22
• 公開（公告）號: CN1279536A
• 公開（公告）日: 2001-01-10
• 發明（設計）人: 鈴木由秀
• 申請（專利權）人: 三菱電機株式會社;三菱電氣工程株式會社
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K17/16
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 葉愷東

本發明涉及在半導體集成電路中所使用的輸出緩沖器電路，特別是涉及由CMOS所構成的輸出緩沖器電路。

近年來，隨著數字信號處理的高速化，在輸出緩沖器電路中要求其高速化。因此，作為現有的輸出緩沖器電路，為了高速化而使用電流驅動能力大的晶體管的COMS構成的輸出緩沖器電路是公知的。圖14是表示現有的輸出緩沖器電路的簡要構成的電路圖。現有的輸出緩沖器電路包括：作為前置驅動器的反向器電路91和串聯連接驅動能力大的P溝道型MOS晶體管QP0和N溝道型MOS晶體管QN0的最后段的CMOS輸出電路。在從P溝道型MOS晶體管QP0和N溝道型MOS晶體管QN0的連接點所引出的最后段的CMOS輸出電路的輸出端上連接負載電容CL。

下面對現有的輸出緩沖器電路的動作進行說明。圖15是表示現有的輸出緩沖器電路的動作的定時圖。在現有的輸出緩沖器電路的動作中，當輸入反向器電路91的輸入信號Vin是“L”電平時，反向器電路91的輸出信號A0為“H”電平，P溝道型MOS晶體管QP0關斷，N溝道型MOS晶體管QN0導通。由此，負載電容CL為放電狀態，輸出緩沖器電路的輸出信號Vout0為“L”電平。

當輸入信號Vin從“L”電平變為“H”電平時，反向器電路91的輸出信號A0從“H”電平變為“L”電平，P溝道型MOS晶體管QP0導通，N溝道型MOS晶體管QN0關斷。由此，負載電容CL被充電，輸出信號Vout0為“H”電平。而且，輸入信號Vin從“H”電平再變為“L”電平時，反向器電路91的輸出信號A0從“L”電平變為“H”電平，P溝道型MOS晶體管QP0關斷，N溝道型MOS晶體管QN0導通。由此，負載電容CL所充電荷被放電，輸出信號Vout0為“L”電平。

為了使輸出緩沖器電路高速化，在增大作為輸出晶體管的P溝道型MOS晶體管QP0和N溝道型MOS晶體管QN0的電流驅動能力的情況下，當負載電容CL較大時，負載電容CL與布線等的電感共振，在輸出信號Vout0的上升和下降時，會發生溢出、下溢、阻尼振蕩。參照圖16來對發生這些阻尼振蕩等的原理進行說明。圖16是表示輸出“L”電平的狀態下即N溝道型MOS晶體管QN0導通狀態下的現有的輸出緩沖器電路的簡要等效電路的電路圖。

在現有的輸出緩沖器電路的等效電路中，N溝道型MOS晶體管QN0用并聯連接電流源92和導通電阻Ron的電路來表示。并且，連接在輸出緩沖器電路的輸出端子93上的負荷側用串聯連接由布線、電路板上的圖形和集成電路的連接線等所產生的電感94和負荷電容95的電路表示。由此，包含輸出緩沖器電路和負荷側的等效電路構成LCR共振電路。該LCR共振電路的共振頻率f0和共振頻率中的θ值用下式表示：

f0=1／(2π·SQRT(LC))

θ=jω0·L／Ron

其中，2πf0=ω0，SQRT(X)表示X的平方根。

為了使輸出緩沖器電路高速化，輸出晶體管的電流驅動能力越大，輸出晶體管的導通電阻Ron越小。由此，θ值變高，輸出緩沖器電路中，隨輸入信號Vin0的“H”電平，“L”電平變化而產生共振，而產生輸出信號Vout0的阻尼振蕩。

根據上述現有技術，當為了使輸出緩沖器電路高速化而過度增大輸出晶體管的電流驅動能力時，在輸出信號Vout0的上升和下降過程中，產生溢出、下溢、阻尼振蕩。由此，在信號傳輸中，存在發生噪聲而成為邏輯電路系統的誤動作的原因的可能性，而且，存在發生所謂的不需要的輻射的對其他電子裝置造成影響的電波的一個原因的可能性，因此，增大輸出晶體管的電流驅動能力是有限度的，而存在不能得到所希望的高速動作的問題。

鑒于上述問題，本發明的目的是提供一種能夠降低輸出信號的溢出、下溢及阻尼振蕩來防止誤動作并且驅動能力較大的，高速的輸出緩沖器電路。

為了解決上述問題，實現上述目的，本發明所涉及的輸出緩沖器電路，具有成為CMOS構成的輸出裝置，其特征在于，包括：校正裝置，配置在輸出緩沖器電路的輸入端子和上述輸出裝置之間，當輸出給上述輸出裝置的信號從相對低的第一電位電平上升到相對高的第二電位電平時，使上述信號暫時下降，當上述信號從相對高的第二電位電平降低到相對低的第一電位電平時，使上述信號暫時上升。