[發(fā)明專利]具有基準電位的集成存儲器與這種存儲器的運行方法

無效

• 申請?zhí)枺?/td>: 00117633.1
• 申請日: 2000-05-18
• 公開（公告）號: CN1274160A
• 公開（公告）日: 2000-11-22
• 發(fā)明（設計）人: T·施拉格爾;Z·曼約基;R·埃斯特爾
• 申請（專利權）人: 因芬尼昂技術股份公司
• 主分類號: G11C11/22
• 分類號: G11C11/22;H01L27/10
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 馬鐵良,張志醒

1.集成存儲器

-具有沿兩個位線(BL1，/BL1)排列的存儲單元(MC)，

-具有帶有各一個選擇晶體管(T)的兩個基準存儲單元(RC)，這些基準存儲單元是各自經(jīng)此選擇晶體管與位線(BL1，/BL1)之一連接的，

-具有一個第一開關元件(S1)，經(jīng)此開關元件位線(BL1，/BL1)互相連接，

-具有用于在第一基準存儲單位(RC)中存儲一個第一狀態(tài)的，和在第二基準存儲單元(RC)中存儲一個第二狀態(tài)的一個寫入單元(SA)，

-具有一個控制單元(C1)，此控制單元為了生成在兩個位線(BL1，/BL1)上的一個共同的基準電位(VREF)，首先導電地接通兩個基準存儲單元(RC)的第一開關元件(S1)和選擇晶體管(T)，并且此控制單元在某個時間間隔(Δt)之后阻斷選擇晶體管，而第一開關元件繼續(xù)導電和平衡兩個位線之間的電位差(2U1)。

2.按權利要求1的集成存儲器，其特征在于，它的控制單元(C1)含有用于調(diào)節(jié)一定的時間間隔(Δt)的可編程元件(F)。

3.按權利要求2的集成存儲器，其特征在于，它的可編程元件(F)是可逆地可編程的。

4.按權利要求2的集成存儲器，其特征在于，具有用于求出一定的時間間隔(Δt)的一個分析處理電路(A)，此分析處理電路確定，在導電的選擇晶體管(T)和導電的第一開關元件(S1)的情況下，兩個位線(BL1，/BL1)的電位何時具有對于所希望的基準電位(VREF)相同的按絕對值的差值，并且此分析處理電路依據(jù)由其求出的結果進行控制單元(C1)的可編程元件(F)的編程。

5.按權利要求4的集成存儲器，其特征在于，

-為了求出基準電位(VREF)存儲器的控制單元(C1)首先導電地接通基準存儲單元(RC)的選擇晶體管(T)，并且隨后在重新阻斷了選擇晶體管之后，導電地接通第一開關元件(S1)，

-具有一個存儲單元(M1)，用于存儲此時在兩個位線(BL1，/BL1)上產(chǎn)生的基準電位(VREF)，

-存儲器的分析處理電路(A)具有用于將所存儲的基準電位(VREF)與兩個位線(BL1，/BL1)的電位比較的一個比較單元(CMP)。

6.按權利要求4的集成存儲器，

-具有一個第三(BL2)和一個第四(/BL2)位線，這些位線是同樣像第一(BL1)和第二(/BL1)位線構造的，并且同樣具有用于存儲兩個不同狀態(tài)的兩個基準存儲單元(RC)，以及具有連接它們的一個第二開關元件(S2)，

-具有另一個控制單元(C2)，此控制單元為了求出基準電位(VREF)首先導電地接通第三(BL2)和第四(/BL2)位線的兩個基準存儲單元(RC)的選擇晶體管(T)，并且隨后在重新阻斷了選擇晶體管之后導電地接通第二開關元件(S2)，

-具有一個存儲單元(M2)，用于存儲此時在第三(BL2)和第四(/BL2)位線上產(chǎn)生的基準電位(VREF)，

-存儲器的分析處理電路(A)具有用于將所存儲的基準電位(VREF)與第一(BL1)和第二(/BL1)或第三(BL2)和第四(/BL2)位線的電位比較的一個比較單元(CMP)。

7.集成存儲器的運行方法，其中此存儲器

-具有沿兩個位線(BL1，/BL1)排列的存儲單元(MC)，

-具有帶有各一個選擇晶體管(T)的兩個基準存儲單元(RC)，這些基準存儲單元是各自經(jīng)此選擇晶體管與位線(BL1，/BL1)之一連接的，

-并且具有一個第一開關元件(S1)，經(jīng)此開關元件位線(BL1，/BL1)互相連接，

運行方法具有以下步驟：

-將不同的狀態(tài)存儲在兩個基準存儲單元(RC)中，

-導電地接通第一開關元件(S1)和兩個基準存儲單元(RC)的選擇晶體管(T)，

-和隨后為了生成兩個位線(BL1，/BL1)上的共同的基準電位(VREF)，在某個時間間隔(Δt)之后阻斷選擇晶體管(T)，而第一開關元件(S1)繼續(xù)導電，和平衡兩個位線之間的電位差(U1)。

8.按權利要求7的集成存儲器，其特征在于，第一開關元件(S1)至遲與選擇晶體管(T)同時導電地接通。