[發明專利]具有擁塞控制功能的異步傳輸模式切換裝置

無效

• 申請號: 00107314.1
• 申請日: 2000-05-10
• 公開（公告）號: CN1274218A
• 公開（公告）日: 2000-11-22
• 發明（設計）人: 山本透;入江康仁
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: H04L12/00
• 分類號: H04L12/00
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 劉曉峰

1、一種ATM(異步傳輸模式)切換裝置，包含：

多個輸入側信元緩沖器，每個都具有多個第一邏輯序列，產生表示所述多個第一邏輯序列的每個的擁塞狀態的輸入緩沖器擁塞數據，將與每個特定信元對應的所述輸入緩沖器擁塞數據寫入到所述特定信元中，所述特定信元為空信元或后向RM(資源管理)信元；及

切換部分，具有多個分別與所述多個輸入側信元緩沖器和多個輸出接口相連的輸入接口，其中所述切換部分從所述多個輸入側信元緩沖器的每個接收每個所述信元，當所述被接收的信元為所述特定的信元時獲得所述輸入緩沖器擁塞數據，并從所述獲得的輸入緩沖器擁塞數據針對所有所述被接收的特定信元計算系統擁塞數據，所述系統擁塞數據表示所述ATM切換裝置的擁塞狀態，并更新所述被接收的特定信元，從而所述系統擁塞數據和被寫入到所述被接收的特定信元中的ER(顯式速率)數據中的較小的一個被寫入到所述被接收的特定信元中作為新的ER數據，并將所述被更新的特定信元根據所述被更新特定信元的標題從所述多個輸出接口中的所選擇的一個進行輸出。

2.根據權利要求1所述的ATM切換裝置，其特征在于所述多個輸入側信元緩沖器中的每個都包含：

第一信元存儲部分，具有所述多個第一邏輯序列；

第一多路分用部分，根據所述每個所述信元的標題選擇所述多個第一邏輯序列中的一個；

第一寫控制部分，根據用于所述所選第一邏輯序列的寫指示符控制所述第一信元存儲部分，從而所述信元被存儲進所述被選擇的第一邏輯序列中；

第一讀控制部分，根據讀指示符控制所述第一信元存儲部分，從而所述被存儲的信元被從所述多個第一邏輯序列讀出；

第一序列長度監控部分，通過所述寫指示符和所述讀指示符確定所述被選擇的第一邏輯序列的序列長度，并根據所述被確定的序列長度產生所述被選擇的第一邏輯序列的輸入緩沖器擁塞數據；及

第一信元重寫部分，將所述輸入緩沖器擁塞數據寫入到從所述被選擇的第一邏輯序列中讀出的所述特定信元中并輸出被寫到所述切換部分的帶有所述輸入緩沖器擁塞數據的所述特定信元。

3.根據權利要求2所述的ATM切換裝置，其特征在于所述輸入緩沖器擁塞數據為所述被確定的序列長度。

4.根據權利要求2所述的ATM切換裝置，其特征在于所述輸入緩沖器擁塞數據為從與每個所述信元相關的所述第一邏輯序列計算的輸入緩沖器ER數據。

5.根據權利要求1所述的ATM切換裝置，其特征在于所述切換部分包含：

多個收集部分，其分別為所述多個輸入接口提供，其中所述多個收集部分中的每個接收所述被讀出的信元并通過從所述多個輸入側信元緩沖器中相應的一個提供的每個所述被讀出的特定信元收集所述輸入緩沖器擁塞數據；

切換部分，根據所述特定信元的所述標題向著所述多個輸出接口中的一個切換所述特定信元；

第一擁塞控制部分，從所述被收集的輸入緩沖器擁塞數據計算所述系統擁塞數據；及

多個第二信元重寫部分，每個都提供給所述多個輸出接口中的一個，并更新所述被讀出的特定信元，從而所述系統擁塞數據和被寫入到所述讀出特定信元中的ER數據中的所述較小的一個被寫入到所述讀出的特定信元中作為所述新的ER數據，并從所述被選擇的輸出接口輸出所述被更新的特定信元。

6.根據權利要求5所述的ATM切換裝置，其特征在于所述輸入緩沖器擁塞數據是與所述特定信元相關的所述第一邏輯序列的長度；及

其中所述第一擁塞控制部分通過所述被收集的序列長度計算所述系統擁塞數據。

7.根據權利要求5所述的ATM切換裝置，其特征在于所述輸入緩沖器擁塞數據為通過與所述特定信元相關的所述第一邏輯序列的長度計算的輸入緩沖器ER數據；及

其中所述第一擁塞控制部分選擇通過所述多個收集部分收集的所述輸入緩沖器擁塞數據的最差的一個作為所述系統擁塞數據。

8.根據權利要求5所述的ATM切換裝置，其特征在于所述多個收集部分的每個確定所述后向RM信元是否與點對點連接或點對多點連接相關，并當其確定所述后向RM信元與所述點對多點連接相關時放棄所述后向RM信元。