[發明專利]動態型半導體儲存裝置和半導體集成電路裝置

無效

• 申請號: 00106448.7
• 申請日: 2000-04-10
• 公開（公告）號: CN1270393A
• 公開（公告）日: 2000-10-18
• 發明（設計）人: 高瀬覺;原毅彥;中川薰;小柳勝
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C11/34
• 分類號: G11C11/34;H01L27/108
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 杜日新

1、一種動態型半導體儲存裝置，包括：

儲存單元陣列(具有由多個子陣列構成的多個儲存體，和在不同的儲存體的子陣列之間共用的讀出放大電路)；以及

控制電路(用于數據讀出或寫入，具有將所述各個儲存體內所選擇的子陣列活性化的行存取方式，和以同一定時將所述各個儲存體內的多個子陣列活性化，刷新儲存單元數據的刷新方式。對于所述刷新方式在1個儲存體內以同一定時活性化的子陣列數的一方，比對于所述行存取方式在一個儲存體內活性化的子陣列數要多)。

2、根據權利要求1所述的動態型半導體儲存裝置，其特征是：

由所述多個子陣列構成多個儲存塊，

所述儲存塊每1個包括不同的儲存體的子陣列，

在所述儲存塊內多個子陣列相鄰的相互間共用讀出放大電路進行排列。

3、根據權利要求2所述的動態型半導體儲存裝置，其特征是：所述各個儲存塊包括在所述儲存單元陣列的所有儲存體。

4、根據權利要求2所述的動態型半導體儲存裝置，其特征是：所述各個儲存塊包括在所述儲存單元陣列的一部分儲存體。

5、根據權利要求2所述的動態型半導體儲存裝置，其特征是：所述各個儲存體內多個子陣列不共用讀出放大電路，在刷新方式儲存體內的全部子陣列以同一定時被活性化。

6、根據權利要求5所述的動態型半導體儲存裝置，所述控制電路包括：

第1譯碼器(輸入第1地址信號和刷新控制信號，輸出第1內部信號。對于所述行存取方式，根據所述第1地址信號，分別從所述多個儲存體輸出每次選擇子陣列的所述第1內部信號。對于所述刷新方式，根據所述刷新控制信號，輸出選擇所述多個儲存體的所有子陣列的所述第1內部信號。)；以及

第2譯碼器(輸入第2地址信號和所述第1內部信號，輸出第2內部信號。對于所述行存取方式，根據所述第2地址信號和所述第1內部信號，輸出選擇1個子陣列的所述第2內部信號。對于所述刷新方式，根據所述第2地址信號和所述第1內部信號，輸出選擇1個儲存體內的所有子陣列的所述第2內部信號。)

7、根據權利要求6所述的動態型半導體儲存裝置，其特征是：

所述第1地址信號、所述第2地址信號和所述刷新控制信號，根據從儲存控制器輸出的信號來生成。

8、根據權利要求6所述的動態型半導體儲存裝置，其特征是：

所述控制電路，對于所述行存取方式，具有用于以同一定時將1個儲存體內的多個子陣列活性化的頁面長可變信號線；

所述頁面長可變信號線，在所述刷新方式，用作傳送所述刷新控制信號的刷新控制線。

9、根據權利要求1所述的動態型半導體儲存裝置，其特征是：

由所述多個子陣列構成至少1個儲存塊；

所述儲存塊內，在多個子陣列相鄰的子陣列相互間排列共用讀出放大電路，而且，在同一儲存體的子陣列之間排列不共用讀出放大電路。

10、根據權利要求9所述的動態型半導體儲存裝置，其特征是：在所述多個子陣列的排列順序中，每隔1個指定所述子陣列作為1個儲存體。

11、根據權利要求9所述的動態型半導體儲存裝置，其特征是：在所述各個儲存體內，多個子陣列不共用讀出放大電路，按照刷新方式，以同一定時將儲存體內的全部子陣列活性化。

12、根據權利要求11所述的動態型半導體儲存裝置，其特征是所述控制電路包括：

第1譯碼器(輸入第1地址信號和刷新控制信號，輸出第1內部信號。對于所述行存取方式，根據所述第1地址信號，分別從所述多個儲存體輸出每1次選擇子陣列的所述第1內部信號。對于所述刷新方式，根據所述刷新控制信號，輸出選擇所述多個儲存體的所有子陣列的所述第1內部信號。)；以及

第2譯碼器(輸入第2地址信號和所述第1內部信號，并輸出第2內部信號。對于所述行存取方式，根據所述第2地址信號和所述第1內部信號，輸出選擇1個子陣列的所述第2內部信號。對于所述刷新方式，根據所述第2地址信號和所述第1內部信號，輸出選擇1個儲存體內的所有子陣列的所述第2內部信號。)