[發明專利]用于多線程處理機的指令高速緩存器

有效

• 申請號: 00101695.4
• 申請日: 2000-01-27
• 公開（公告）號: CN1267024A
• 公開（公告）日: 2000-09-20
• 發明（設計）人: 理查德·威廉·杜英;羅納德·尼克·凱拉;斯蒂芬·約瑟夫·施文
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F15/16
• 分類號: G06F15/16
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 于靜

1.一種多線程計算機處理設備，包括：

多組用于支持多個執行線程的寄存器，每組寄存器對應于所述多個線程中的一個有關線程；

一個指令單元，所述指令單元包括用于將指令譯碼的譯碼邏輯電路和用于生成要執行的指令的有效地址的順序邏輯電路；以及

一個指令高速緩存器，所述指令高速緩存器提供響應于由所述指令單元生成的所需有效地址的指令，所述指令高速緩存器包括：

(a)一個具有多個條目的目錄陣列，每個條目包括指令的實地址的一部分，其中利用所述所需的有效地址選擇所述目錄陣列的一個條目；

(b)一個具有多個條目的指令陣列，每個指令陣列條目和所述目錄陣列中的一個條目相關并且包括至少一條指令，其中利用所述所需的有效地址選擇所述目錄陣列中的一個條目；以及

(c)多個行填充寄存器，每個所述行填充寄存器對應于所述多個線程中的一個有關線程，每個行填充寄存器存儲響應于指令高速緩存器未命中而要檢索的某所需指令的至少一部分的有關實地址。

2.權利要求1的多線程計算機處理設備，其中所述指令高速緩存器還包括：

(d)一個具有多個條目的有效地址對實地址轉換陣列，每個條目包括有效地址的一部分和實地址的一部分，其中利用所述所需的有效地址選擇所述有效地址對實地址轉換陣列中的一個條目；

其中從所述有效地址對實地址轉換陣列中的一個條目得到所述行填充寄存器中存儲的所需指令的有關實地址的所述一部分。

3.權利要求2的多線程計算機處理設備，其中所述指令高速緩存器還包括：

(e)一個比較器，用于把來自所述有效地址到實地址轉換陣列中某條目的有效地址的所述一部分和所述所需有效地址的對應部分進行比較，以判定有效地址到實地址轉換陣列命中。

4.權利要求1的多線程計算機處理設備，其中：

所述目錄陣列劃分成N組，其中N＞1，各個所述目錄陣列條目含有多個指令的實地址的有關部分，每個實地址部分屬于所述目錄陣列的所述N組中的一個有關的組；以及

所述指令陣列劃分成N組，所述指令陣列的每個組對應于所述目錄陣列的一個有關組，每個所述指令陣列條目包含多條指令，每條指令屬于所述指令陣列的所述N組中的一個有關組。

5.權利要求4的多線程計算機處理設備，其中所述多線程計算機處理設備支持N個線程的執行。

6.權利要求4的多線程計算機處理設備，其中每個所述行填充寄存器包括一個組字段，所述組字段規定一旦檢索后要把被檢索的所需指令存儲在所述N組中的哪個組內。

7.權利要求4的多線程計算機處理設備，所述指令高速緩存器還包括：

(e)N個比較器，每個比較器和所述目錄陣列的一個有關組相關，每個比較器用于把來自所述目錄陣列中所選條目的相關部分的某指令的實地址的所述有關部分和與所述所需有效地址相關的實地址的公用部分進行比較，以判定高速緩存器命中。

8.權利要求4的多線程計算機處理設備，所述指令高速緩存器還包括：

(d)一個具有多個條目的有效地址對實地址轉換陣列，每個條目包括有效地址的一部分和實地址的一部分，其中利用所述所需的有效地址選擇所述有效地址對實地址轉換陣列中的一個條目；

其中從所述有效地址對實地址轉換陣列中的一個條目得到所述行填充寄存器中存儲的所需指令的有關實地址的所述一部分。

9.權利要求8的多線程計算機處理設備，所述指令高速緩存器還包括：

(e)N個比較器，每個比較器和所述目錄陣列的一個有關組相關，每個比較器用于把來自所述目錄陣列中選定條目的相關部分的某指令的實地址的所述有關部分和與所述所需有效地址相關的實地址的公用部分進行比較，以判定高速緩存器命中，其中由所述比較器比較的以判定高速緩存器命中的與所述所需有效地址相關的實地址的所述公用部分是從所述有效地址到實地址轉換陣列中的某條目得到的。