本發明涉及一種補碼運算方法，當所述原碼為負數時，按照從最低位到最高位的順序找到原碼中的第一個“1”；保持所述第一個“1”以及它后面的“0”比特位和原碼的符號位的比特位不變，對所述第一個“1”和所述符號位之間的比特位按位取反，得到補碼。本發明還涉及一種補碼運算裝置，該補碼運算裝置僅由與門、或門以及異或門這種簡單的邏輯門構成，與傳統的補碼運算器的方法相比，電路簡單，降低了功耗，加快了補碼的運算速度。

技術領域

本發明涉及數字電路領域，特別是涉及一種補碼運算方法及裝置、補碼運算裝置的運算方法。

背景技術

碼制轉換是數字電路基礎學習中的一個重要內容，并且計算機中常采用補碼表示有符號數，由于有在異號相加的情形下，補碼表示可以將減法變成加法，而且符號位連同數值位一起參與運算，運算結果也不需要進行任何后續處理，因此采用補碼進行運算會使計算變得簡單，這樣，在許多運算中必不可少的用到求補操作，并且在乘法器、算數運算單元等運算器中有廣泛的應用。

通常，傳統的補碼求法是：正數的原碼、反碼和補碼是相同的，負數的補碼求法是符號位不變，其他位取反加1，傳統求補電路由反相器、多路選擇器以及加法器組成，電路較復雜，耗費的資源多，速度較慢，因此急需一種補碼的速算方法和基于該方法的、電路簡單計算速度快的補碼的運算裝置。

發明內容

本發明的目的是提供一種補碼運算方法及裝置、補碼運算裝置的運算方法，根據補碼運算方法設置的補碼運算裝置，該裝置通過與門、或門以及異或門這種簡單的邏輯門構成，電路簡單，降低了功耗，且通過該補碼運算裝置進行補碼運算的方法加快了補碼的運算速度。

為實現上述目的，本發明提供了如下方案：

一種補碼運算方法，所述方法包括：

判斷原碼是正數還是負數，當所述原碼為負數時，按照從最低位到最高位的順序找到原碼中的第一個“1”；

保持所述第一個“1”及它后面的“0”比特位和原碼的符號位不變，對所述第一個“1”和所述符號位之間的比特位按位取反，得到補碼。

一種補碼運算裝置，包括n-1個與或門、n-1個異或門、n-1個輸入數值位、n-1個輸出數值位、n個進位信號、選擇信號sel，輸入符號位和輸出符號位，其中，；

第一個所述進位信號連接到第一個與或門中或門的輸入端和第一個異或門的輸入端，第k個與或門的輸出端連接到第k+1個所述與或門的或門的輸入端和第k+1個所述異或門的輸入端，其中，k=1，2，...，n-1，第k個與或門的輸出信號為第k+1個進位信號，第k個輸入數值位連接到第k個與或門中與門的輸入端和第k個所述異或門的輸入端，第k個所述異或門的輸出端連接第k個所述輸出數值位，所述第n個進位信號即第n-1個與或門的輸出端與所述輸入符號位和所述輸出符號位設置于同一位置。

所述輸入數值位為原碼的數值位，所述輸出數值位為與所述原碼對應的補碼的數值位，所述輸入符號位為原碼的符號位，所述輸出符號位為與所述原碼對應的補碼的符號位。

所述選擇信號sel由所述輸入符號位確定。

當所述輸入符號位為1時，所述選擇信號sel為1；當所述輸入符號為0時，所述選擇信號sel為0。

所述第一個進位信號為0。

一種補碼運算裝置的運算方法，所述方法包括：

獲取原碼的數值位和符號位；

根據所述原碼的符號位確定輸入符號位和選擇信號sel；

將所述原碼的數值位輸入到補碼運算裝置的輸入數值位，所述原碼的數值位與所述輸入數值位一一對應，根據所述輸入數值位、所述選擇信號sel和第一個進位信號得到輸出數值位；

根據所述輸入符號位確定輸出符號位；